Pat
J-GLOBAL ID:200903022835553719

半導体集積回路装置およびその製造方法ならびに設計方法

Inventor:
Applicant, Patent owner:
Agent (1): 筒井 大和
Gazette classification:公開公報
Application number (International application number):1998033388
Publication number (International publication number):1998335333
Application date: Feb. 16, 1998
Publication date: Dec. 18, 1998
Summary:
【要約】【課題】 CMP法により研磨される絶縁膜の平坦性を向上する。【解決手段】 半導体基板1の主面上に形成されたMISFETQ1を覆う層間絶縁膜9の上層に配線10を形成するとともに、その配線10間の間隔が広い領域にダミー配線11を配置する。また、ダミー配線11はスクライブ領域にも配置される。さらに、ダミー配線11は、ボンディングパッドの周辺領域およびマーカの周辺領域には、配置されない。また、MISFETのゲート電極と同層にダミーゲート配線を設ける。また、浅溝素子分離領域にダミー領域を向ける。これらダミー部材を設けた後に、CMP法で絶縁膜を平坦化する。
Claim (excerpt):
半導体基板の活性領域上に形成されたMISFETのゲート電極と、前記ゲート電極と同層で構成されるとともに、前記ゲート電極間の距離が離れて形成されている空隙領域に配置されたダミーゲート配線と、前記ゲート電極およびダミーゲート配線を覆い、かつCMP法により平坦化された被膜を含む絶縁膜とを有することを特徴とする半導体集積回路装置。
IPC (6):
H01L 21/3205 ,  H01L 21/304 321 ,  H01L 21/76 ,  H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242
FI (6):
H01L 21/88 K ,  H01L 21/304 321 S ,  H01L 21/76 L ,  H01L 21/90 C ,  H01L 27/10 621 C ,  H01L 27/10 681 F
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (5)
Show all

Return to Previous Page