Pat
J-GLOBAL ID：200903023373506350

半導体基板の製造方法及び半導体基板の製造装置

Inventor：
川村 聡

About 川村 聡

, 
西澤 孝昭

About 西澤 孝昭


Applicant, Patent owner：
京セラ株式会社

About 京セラ株式会社


Gazette classification：公開公報
Application number (International application number)：2006322014
Publication number (International publication number)：2007180527
Application date： Nov. 29, 2006
Publication date： Jul. 12, 2007
Summary：
【課題】生産性を低下させずに、摩擦熱の影響を抑制した半導体基板の製造方法及び半導体基板の製造装置を提供する。【解決手段】 半導体ブロック11を切断するワイヤー13を該ワイヤー13の長手方向に沿って走行させつつ、前記半導体ブロック11を前記ワイヤー13に相対的に押圧し切断する工程を備えた半導体基板の製造方法であって、前記半導体ブロック11の1個あたりから得られる前記半導体基板の1枚当たりの平均面積をS、前記1個の半導体ブロック11から得られる前記半導体基板の枚数をN1、前記ワイヤー13上に配設される前記半導体ブロック11の本数をN2、前記ワイヤー全長をL、としたときに、S×2×(N1-1)×N2/Lで定義されるワイヤー13の単位長さ当りの切断面積が150cm2/m以上450cm2/m以下とした。【選択図】図1
Claim (excerpt)：
半導体ブロックを切断するワイヤーと、前記半導体ブロックとを準備する第1工程と、 このワイヤーを該ワイヤーの長手方向に沿って走行させる第2工程と、 前記半導体ブロックを前記ワイヤーに相対的に押圧し、該押圧力で前記半導体ブロックを切断して半導体基板を得る第3工程と、を備えた半導体基板の製造方法であって、 前記半導体ブロック1個あたりから得られる前記半導体基板の1枚当たりの平均面積をS、前記1個の半導体ブロックから得られる前記半導体基板の枚数をN1、前記ワイヤー上に配設される前記半導体ブロックの本数をN2、前記ワイヤー全長をL、としたときに、 S×2×(N1-1)×N2/Lで定義されるワイヤーの単位長さ当りの切断面積が150cm2/m以上450cm2/m以下とした半導体基板の製造方法。
IPC (4)：
H01L 21/304 ,  B24B 27/06 ,  B24B 55/06 ,  B28D 5/04
FI (6)：
H01L21/304 611W ,  B24B27/06 F ,  B24B27/06 S ,  B24B27/06 H ,  B24B55/06 ,  B28D5/04 C
F-Term (15)：
3C047FF06 ,  3C047HH11 ,  3C058AA05 ,  3C058AA09 ,  3C058AC05 ,  3C058CA01 ,  3C058CB01 ,  3C058CB03 ,  3C058DA03 ,  3C069AA01 ,  3C069BA06 ,  3C069BB01 ,  3C069BC02 ,  3C069CA05 ,  3C069EA02
Patent cited by the Patent：
Cited by applicant (8)
Show all
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM