Pat

J-GLOBAL ID：200903023517834160

CMOSデバイス二重金属ゲート構造作製方法

Inventor： スニル ハッタンガディ ,  ダグラス ティ、グリッダー
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000381281
Publication number (International publication number)：2001217323
Application date： Dec. 15, 2000
Publication date： Aug. 10, 2001
Summary：

【要約】【課題】 半導体基板を覆って、タンタルおよび窒素を含む構造を作製する方法を提供する。【解決手段】 本方法は、基板(図1a-1dの基板104)を覆って、上部表面を有する五酸化タンタルを含む層(図1a-1dの層108)を提供する工程、および五酸化タンタルの層の上部表面を窒化して、タンタルおよび窒素を含む構造を形成する工程を含む。

Claim (excerpt)：

半導体基板上にタンタルおよび窒素を含む構造を作製する方法であって、前記基板上へ、上部表面を有する、五酸化タンタルを含む層を設ける工程、および五酸化タンタルの前記層の前記上部表面を窒化して、タンタルおよび窒素を含む前記構造を形成する工程、を含む方法。

IPC (6)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 27/08 331 ,  H01L 29/78

FI (5)：

H01L 21/28 K ,  H01L 21/28 301 R ,  H01L 27/08 331 E ,  H01L 27/08 321 D ,  H01L 29/78 301 G