Pat
J-GLOBAL ID:200903024442731545
炭化珪素半導体装置及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (3):
伊藤 洋二
, 三浦 高広
, 水野 史博
Gazette classification:公開公報
Application number (International application number):2003102831
Publication number (International publication number):2004311695
Application date: Apr. 07, 2003
Publication date: Nov. 04, 2004
Summary:
【課題】ソース領域と第2ゲート層との間でのリークが抑制されたJ-FETを備える炭化珪素半導体装置及びその製造方法を提供する。【解決手段】SiCオフ基板1の上に順に形成されたN-型ドリフト層2、P+型第1ゲート層3、及びN+型ソース領域4を有する半導体基板5と、半導体基板5に形成されたトレンチ6の内壁上にエピタキシャル成長法によって形成されたN-型チャネル層7と、N-型チャネル層7の上に形成されたP+型第2ゲート層8とが備えられている炭化珪素半導体装置を製造するとき、以下のいずれかの方法を行う。▲1▼N+型ソース領域4をイオン注入により、ファセット面成長領域10と異なる領域に形成する。▲2▼N-型チャネル層7を形成した後、ファセット面成長領域10を研磨等により除去する。▲3▼選択エピタキシャル成長法により、トレンチ6の内壁上にのみN-型チャネル層7を形成する。【選択図】 図1
Claim (excerpt):
炭化珪素からなる第1導電型のオフ基板(1)と、
前記オフ基板(1)上にエピタキシャル成長法によって形成された第1導電型のドリフト層(2)と、前記ドリフト層(2)上にエピタキシャル成長法によって形成された第2導電型の第1ゲート層(3)と、前記第1ゲート層(3)上にイオン注入により形成された第1導電型のソース領域(4)とを有する半導体基板(5)と、
前記ソース領域(4)及び第1ゲート層(3)を貫通して前記ドリフト層(2)まで達するトレンチ(6)と、
前記トレンチ(6)の内壁上にエピタキシャル成長法によって形成された第1導電型のチャネル層(7)と、
前記チャネル層(7)の上に形成された第2導電型の第2ゲート層(8)とを備える炭化珪素半導体装置であって、
前記ソース領域(4)は、前記チャネル層(7)に存在するファセット面成長領域(10)と異なる領域に配置されていることを特徴とする炭化珪素半導体装置。
IPC (3):
H01L21/337
, H01L29/80
, H01L29/808
FI (2):
H01L29/80 C
, H01L29/80 V
F-Term (13):
5F102FA05
, 5F102GB04
, 5F102GB06
, 5F102GC08
, 5F102GD04
, 5F102GJ02
, 5F102GL02
, 5F102GR01
, 5F102GR03
, 5F102GR11
, 5F102GS03
, 5F102HC02
, 5F102HC15
Patent cited by the Patent:
Cited by examiner (5)
-
炭化珪素半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願2001-259611
Applicant:株式会社デンソー
-
接合型電界効果半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平7-330084
Applicant:株式会社日立製作所
-
特開昭62-136820
-
半導体単結晶の製造方法
Gazette classification:公開公報
Application number:特願平5-018272
Applicant:株式会社東芝
-
炭化珪素半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願2001-260211
Applicant:株式会社デンソー
Show all
Return to Previous Page