垂直型チャネルを有する超微細MOSトランジスタ及びその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：谷義一 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001392751
Publication number (International publication number)：2002299636
Application date： Dec. 25, 2001
Publication date： Oct. 11, 2002
Summary：

【要約】【課題】別途のリソグラフィ工程なしにソース及びドレイン接合部の高不純物濃度のシリコン層を拡散源として利用してnm大きさの微細チャネルと浅いソース及びドレインを形成すること、また同じ面積内でチャネルの実効幅を増加させることによって高い駆動電流を得ること。【解決手段】単結晶基板10と単結晶基板10上に形成された酸化膜20及びその酸化膜20上に形成された第1単結晶シリコン層を含むSOI基板と、第1単結晶シリコン層に高濃度不純物をドーピングして形成された第1シリコン導電層31と、第1シリコン導電層31に形成されるソース接合80、チャネル41及びドレイン接合90と、第1シリコン導電層31、ソース/ドレイン接合及びチャネルに形成されるゲート絶縁膜70と、ドレイン接合に形成された第2シリコン導電層と、垂直型チャネルの側壁に形成されるゲート電極101を備える。

Claim (excerpt)：

垂直型チャネルを有する超微細MOSトランジスタにおいて、単結晶基板と該単結晶基板上に形成された酸化膜及び前記酸化膜上に形成された第1単結晶シリコン層を含むSOI基板と、前記第1単結晶シリコン層に高濃度不純物をドーピングして形成された第1シリコン導電層と、該第1シリコン導電層に形成されるソース接合とチャネル及びドレイン接合と、前記第1シリコン導電層と、ソース/ドレイン接合及びチャネルに形成されるゲート絶縁膜と、前記ドレイン接合に形成された第2シリコン導電層と、前記垂直型チャネルの側壁に形成されるゲート電極とを備えたことを特徴とする垂直型チャネルを有する超微細MOSトランジスタ。

IPC (3)：

H01L 29/786 , H01L 29/78 652 , H01L 29/78 653

FI (3)：

H01L 29/78 652 N , H01L 29/78 653 D , H01L 29/78 626 A

F-Term (34)：

5F110AA01 , 5F110AA04 , 5F110AA09 , 5F110AA16 , 5F110AA30 , 5F110BB03 , 5F110CC09 , 5F110DD05 , 5F110DD13 , 5F110EE08 , 5F110EE09 , 5F110EE32 , 5F110EE38 , 5F110EE45 , 5F110FF02 , 5F110FF23 , 5F110GG02 , 5F110GG12 , 5F110GG41 , 5F110GG44 , 5F110GG55 , 5F110GG60 , 5F110HJ01 , 5F110HJ13 , 5F110HJ17 , 5F110HK09 , 5F110HK13 , 5F110HK34 , 5F110HK39 , 5F110HL02 , 5F110HL08 , 5F110HL14 , 5F110HM07 , 5F110QQ04

Patent cited by the Patent：

Cited by examiner (5)

半導体装置とその製造方法
Gazette classification：公開公報 Application number：特願平7-030421 Applicant：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平5-345126 Applicant：三菱電機株式会社
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平10-345632 Applicant：株式会社東芝

Show all

Return to Previous Page