Pat
J-GLOBAL ID:200903025702770473

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1995238972
Publication number (International publication number):1997064044
Application date: Aug. 25, 1995
Publication date: Mar. 07, 1997
Summary:
【要約】 (修正有)【課題】 バリアメタル層のバリア性を向上させることができ、素子特性の向上や配線の信頼性向上等をはかる。【解決手段】 半導体基板上にバリアメタルを介して配線を形成した半導体装置において、半導体基板31の表面に溝33が形成され、この溝33の底面及び側面に、内部にW微結晶を含んW-Si-Nのアモルファス状合金層34が形成され、溝33内に合金層34を介して配線としてのCu膜35が埋込み形成されている。
Claim (excerpt):
電極又は配線層の少なくとも底面にW-Si-Nのアモルファス状の合金層を形成してなり、この合金層の内部に該合金膜厚よりも径の小さい微結晶を含んだ構造を持つことを特徴とする半導体装置。
IPC (2):
H01L 21/3205 ,  H01L 21/28 301
FI (3):
H01L 21/88 R ,  H01L 21/28 301 T ,  H01L 21/88 M
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page