Pat
J-GLOBAL ID：200903025791649933

半導体装置の製造方法および半導体製造装置

Inventor：
高橋 洋

About 高橋 洋


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：2000250719
Publication number (International publication number)：2002064047
Application date： Aug. 22, 2000
Publication date： Feb. 28, 2002
Summary：
【要約】【課題】 レジスト変形プロセスにおけるプロセスの終点を間接的な測定によって判断して、レジストパターン変形量の高精度な制御を可能にする。【解決手段】 基板11上にレジストパターン12を形成する工程と、レジストパターン12の形状を変形させることにより処理前のレジストパターン12よりも微細なレジストパターンを形成する工程とを備えた半導体装置の製造方法において、レジストパターン12の膜厚の変化量もしくは光学定数の変化量を検出することでレジストパターン12の変形量を求める工程と、変形量を判断してレジストパターン12の変形を終点させる工程とを備えている。
Claim (excerpt)：
基板上にレジストパターンを形成する工程と、前記レジストパターンの形状を変形させることにより前記レジストパターンよりも微細なレジストパターンを形成する工程とを備えた半導体装置の製造方法において、前記レジストの膜厚の変化量もしくは光学定数の変化量を検出することで前記レジストパターンの変形量を求める工程と、前記変形量を判断して前記レジストパターンの変形を終点させる工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/027 ,  G03F 7/40 511
FI (3)：
G03F 7/40 511 ,  H01L 21/30 570 ,  H01L 21/30 514 E
F-Term (4)：
2H096AA25 ,  2H096HA05 ,  5F046AA17 ,  5F046AA28
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM