Pat
J-GLOBAL ID：200903026751132128

電極の製造方法

Inventor：
五十嵐 泰史

About 五十嵐 泰史


Applicant, Patent owner：
沖電気工業株式会社

About 沖電気工業株式会社


Agent (1)： 大西 健治
Gazette classification：公開公報
Application number (International application number)：1999029480
Publication number (International publication number)：2000228373
Application date： Feb. 08, 1999
Publication date： Aug. 15, 2000
Summary：
【要約】【目的】 強誘電体膜であるPZT等の焼成時の、酸素中での熱処理で、埋め込み電極部材が酸化して電気的な接触不良にならないように、キャパシタの下部電極として膜厚の厚い積層膜を採用しているが、パターン側壁の張り出しが大きくなり、集積度を上げにくいという問題を解決することを目的とする。【構成】 半導体基板上に絶縁膜を形成して平坦化する工程と、絶縁膜にコンタクトホールを形成する工程と、コンタクトホールの底部と側壁に第1のバリアメタルを形成する工程と、コンタクトホールを導電性の材料で埋め込む工程と、エッチバックによって導電性材料を所望の厚さだけ除去する工程と、コンタクトホールを第2のバリアメタルで埋め込む工程とを順次行うようにしたため、コンタクトホール内にバリアメタル材料以外の導電性材料とバリアメタル材料を積層構造で埋め込んだ電極構造が得られる。その結果、埋め込み電極部材は酸化されにくくなり、下部電極を厚くする必要がなくなり、上記問題点を解決できる。
Claim (excerpt)：
半導体基板上に絶縁膜を形成して平坦化する工程と、前記絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールの底部と側壁に第1のバリアメタルを形成する工程と、前記コンタクトホールを導電性の材料で埋め込む工程と、エッチバックによって前記導電性材料を所望の厚さだけ除去する工程と、前記コンタクトホールを第2のバリアメタルで埋め込む工程とを順次行うことを特徴とする電極の製造方法。
IPC (9)：
H01L 21/28 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (6)：
H01L 21/28 301 R ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 621 Z ,  H01L 27/10 651 ,  H01L 29/78 371
F-Term (49)：
4M104BB30 ,  4M104CC01 ,  4M104DD08 ,  4M104DD37 ,  4M104DD43 ,  4M104DD65 ,  4M104DD75 ,  4M104DD80 ,  4M104DD86 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG16 ,  4M104HH14 ,  4M104HH20 ,  5F001AA17 ,  5F001AB02 ,  5F001AD04 ,  5F001AD33 ,  5F001AF06 ,  5F001AG29 ,  5F001AG30 ,  5F038AC09 ,  5F038AC15 ,  5F038CD18 ,  5F038DF05 ,  5F038EZ01 ,  5F038EZ11 ,  5F083BS25 ,  5F083BS48 ,  5F083FR02 ,  5F083GA09 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083PR03 ,  5F083PR16 ,  5F083PR21 ,  5F083PR22 ,  5F083PR39 ,  5F083PR40 ,  5F083PR45 ,  5F083PR48
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM