Pat
J-GLOBAL ID:200903027719275142
半導体集積回路装置およびその製造方法
Inventor:
,
,
,
,
,
Applicant, Patent owner:
Agent (2):
小川 勝男
, 田中 恭助
Gazette classification:公開公報
Application number (International application number):2004348647
Publication number (International publication number):2006156886
Application date: Dec. 01, 2004
Publication date: Jun. 15, 2006
Summary:
【課題】 本発明の課題は、カルコゲナイド膜を用いた相変化メモリ半導体集積回路装置において、相変化温度が低いため長期間記憶保持を保証可能な動作温度が低いという問題と同時に抵抗が低いためメモリ情報書き換えに大電流を要するため装置の消費電力が高いという問題を解決することにある。 【解決手段】 カルコゲナイドの構成元素の一部を窒化物、酸化物あるいは炭化物にするとともに、これらをカルコゲナイド膜と下地電極である金属プラグ界面およびカルコゲナイド結晶の粒界に形成せしめることにより相変化温度を上昇させるとともに該膜の抵抗を高くすることにより低電流でも高いジュール熱を発生可能とすることにより書き換えに要する電力を低減する。【選択図】 図1
Claim (excerpt):
テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも2者を含有したカルコゲナイド化合物層と、
前記カルコゲナイド化合物層内に電流通路を構成する第1の電極層と、第2の電極層とを少なくとも有し、
前記カルコゲナイド化合物層は、非晶質状態と結晶質状態との2つの状態の相変化が可能であり、且つ
前記カルコゲナイド化合物層は、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも1者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも1者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも1者の炭化物の群から選ばれた少なくとも1者が含有することを特徴とするメモリ素子。
IPC (3):
H01L 27/105
, H01L 45/00
, H01L 21/768
FI (4):
H01L27/10 448
, H01L45/00 A
, H01L45/00 B
, H01L21/90 A
F-Term (50):
5F033GG04
, 5F033HH04
, 5F033HH05
, 5F033HH31
, 5F033HH32
, 5F033HH35
, 5F033HH36
, 5F033JJ19
, 5F033JJ33
, 5F033KK01
, 5F033KK25
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033QQ09
, 5F033QQ11
, 5F033QQ28
, 5F033QQ37
, 5F033QQ48
, 5F033QQ73
, 5F033QQ74
, 5F033QQ76
, 5F033RR04
, 5F033RR06
, 5F033RR08
, 5F033RR14
, 5F033RR15
, 5F033SS04
, 5F033SS11
, 5F033SS15
, 5F033SS22
, 5F033SS25
, 5F033SS27
, 5F033VV06
, 5F033VV09
, 5F033VV11
, 5F033VV15
, 5F083FZ10
, 5F083HA02
, 5F083JA35
, 5F083JA39
, 5F083JA40
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083NA01
, 5F083NA08
, 5F083PR33
, 5F083PR40
Patent cited by the Patent: