Pat

J-GLOBAL ID：200903028160386395

半導体素子の実装方法

Inventor： 塚原 法人
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 森本 義弘
Gazette classification：公開公報
Application number (International application number)：1996145241
Publication number (International publication number)：1997326419
Application date： Jun. 07, 1996
Publication date： Dec. 16, 1997
Summary：

【要約】【課題】 半導体素子の電極と回路基板の回路とを高信頼性で接合することを可能とする半導体素子の実装方法を提供する。【解決手段】 回路基板4に形成された孔部8に導電性ペースト7を充填し外部電極端子33を形成する工程と、外部電極端子33と半導体素子1の電極2に形成された突起バンプ3を位置決めする工程と、半導体素子1を押圧し、孔部8内の導電性ペースト7と突起バンプ3とを接触させ、半導体素子1の電極2と回路基板4の外部電極端子33とを電気的に接続する工程とを有する。

Claim (excerpt)：

回路基板の回路と半導体素子の電極を接続する前記回路基板の箇所に、孔部を形成する工程と、前記孔部に導電性ペーストを充填し外部電極端子を形成する工程と、前記半導体素子の電極に突起バンプを形成する工程と、前記外部電極端子と半導体素子の電極に形成された突起バンプを位置決めする工程と、前記半導体素子を押圧し、前記孔部内の前記導電性ペーストと前記突起バンプとを接触させ、前記半導体素子の前記電極と前記回路基板の前記外部電極端子とを電気的に接続する工程とを有することを特徴とする半導体素子の実装方法。

IPC (3)：

H01L 21/60 311 ,  H01L 21/60 ,  H01L 21/60 301

FI (3)：

H01L 21/60 311 S ,  H01L 21/60 311 Q ,  H01L 21/60 301 L

Patent cited by the Patent：

Cited by examiner (9)

• 半導体素子の実装方法
  Gazette classification：公開公報   Application number：特願平4-063828   Applicant：住友電気工業株式会社
• 面実装ハイブリッドIC
  Gazette classification：公開公報   Application number：特願平6-001891   Applicant：株式会社富士通ゼネラル
• 特開昭61-194732
  
• バンプ形成方法
  Gazette classification：公開公報   Application number：特願平5-265005   Applicant：田中電子工業株式会社
• 接合方法と接合装置及びその接合構造
  Gazette classification：公開公報   Application number：特願平3-307590   Applicant：セイコーエプソン株式会社
• 特開平4-137641
  
• 電子部品の実装方法
  Gazette classification：公開公報   Application number：特願平7-024074   Applicant：三菱電機株式会社
• 特開平4-137641
  
• 特開昭61-194732