半導体装置及びその製造方法

Inventor： , , , ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1999124405
Publication number (International publication number)：2000315789
Application date： Apr. 30, 1999
Publication date： Nov. 14, 2000
Summary：

【要約】【課題】ダマシンゲート技術等を用いてゲート電極を作製する場合に、半導体装置の微細化等を可能にする。【解決手段】ゲート電極を形成する工程が、N型及びP型MISトランジスタ領域の凹部内に第1の金属含有膜113を形成する工程と、P型MISトランジスタ領域に形成された第1の金属含有膜を除去する工程と、N型MISトランジスタ領域に残置した第1の金属含有膜上及びP型MISトランジスタ領域のゲート絶縁膜112上に第2の金属含有膜115を形成する工程とからなり、N型MISトランジスタのゲート絶縁膜に接する金属含有膜の仕事関数がP型MISトランジスタのゲート絶縁膜に接する金属含有膜の仕事関数よりも小さい。

Claim (excerpt)：

N型MISトランジスタ及びP型MISトランジスタそれぞれのゲート電極が半導体基板に形成された凹部内にゲート絶縁膜を介して形成されている半導体装置であって、N型MISトランジスタ及びP型MISトランジスタの少なくとも一方のゲート電極は複数の金属含有膜の積層構造によって構成され、かつN型MISトランジスタのゲート絶縁膜に接する金属含有膜の少なくともゲート絶縁膜に接する部分の仕事関数がP型MISトランジスタのゲート絶縁膜に接する金属含有膜の少なくともゲート絶縁膜に接する部分の仕事関数よりも小さいことを特徴とする半導体装置。

IPC (4)：

H01L 29/78 , H01L 21/8238 , H01L 27/092 , H01L 29/43

FI (3)：

H01L 29/78 301 G , H01L 27/08 321 D , H01L 29/62 G

F-Term (39)：

4M104AA01 , 4M104BB04 , 4M104BB29 , 4M104BB30 , 4M104BB32 , 4M104BB33 , 4M104BB36 , 4M104CC05 , 4M104EE03 , 4M104FF06 , 4M104FF13 , 4M104GG10 , 4M104HH20 , 5F040DA00 , 5F040DB03 , 5F040DC01 , 5F040EC04 , 5F040EC08 , 5F040EC09 , 5F040EC20 , 5F040ED03 , 5F040ED04 , 5F040EF09 , 5F040EK05 , 5F040FA02 , 5F040FC11 , 5F040FC22 , 5F040FC28 , 5F048AA01 , 5F048AC03 , 5F048BA01 , 5F048BB04 , 5F048BB08 , 5F048BB09 , 5F048BB10 , 5F048BB11 , 5F048BB14 , 5F048BG01 , 5F048BG14

Patent cited by the Patent：

Cited by examiner (6)

特開昭58-148445
特開昭60-045053
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平8-356493 Applicant：株式会社東芝

Show all

Return to Previous Page