Pat
J-GLOBAL ID:200903029102229286

オプトエレクトロニクス半導体チップおよびその製造方法

Inventor:
Applicant, Patent owner:
Agent (5): 矢野 敏雄 ,  山崎 利臣 ,  久野 琢也 ,  アインゼル・フェリックス=ラインハルト ,  ラインハルト・アインゼル
Gazette classification:公表公報
Application number (International application number):2002518539
Publication number (International publication number):2004506331
Application date: Aug. 08, 2001
Publication date: Feb. 26, 2004
Summary:
光子を放出するゾーン(3)を備えた薄膜活性層(2)と、チップの放射方向とは反対側に薄膜活性層(2)を備え、これに接続される支持体基板(3)とを有する半導体チップ、特に発光半導体チップに関する。薄膜活性層(2)には支持体基板(1)からのキャビティ(8)が構成されており、このキャビティにより支持体基板(1)と薄膜活性層(2)とのあいだの境界に複数のメサ領域が構成されている。
Claim (excerpt):
光子を形成するゾーン(3)を備えた薄膜活性層(2)と、 チップの放射方向とは反対側に薄膜活性層(2)を備え、これに接続される支持体基板(3)とを有する オプトエレクトロニクス半導体チップ、例えば発光半導体チップにおいて、 薄膜活性層(2)には支持体基板(1)からキャビティ(8)が構成されており、このキャビティにより支持体基板(1)と薄膜活性層(2)とのあいだの境界部に複数のメサ(4)が構成されている ことを特徴とするオプトエレクトロニクス半導体チップ。
IPC (1):
H01L33/00
FI (1):
H01L33/00 B
F-Term (21):
5F041AA03 ,  5F041AA41 ,  5F041CA03 ,  5F041CA12 ,  5F041CA34 ,  5F041CA37 ,  5F041CA49 ,  5F041CA57 ,  5F041CA74 ,  5F041CA75 ,  5F041CA76 ,  5F041CA77 ,  5F041CA82 ,  5F041CA85 ,  5F041CA88 ,  5F041CA92 ,  5F041CB03 ,  5F041CB05 ,  5F041CB15 ,  5F041CB22 ,  5F041CB23
Patent cited by the Patent:
Cited by examiner (10)
Show all

Return to Previous Page