Pat
J-GLOBAL ID：200903030151908898

磁気ランダムアクセスメモリ

Inventor：
浅尾 吉昭

About 浅尾 吉昭

, 
岩田 佳久

About 岩田 佳久


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (6)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
Gazette classification：公開公報
Application number (International application number)：2003197400
Publication number (International publication number)：2004103212
Application date： Jul. 15, 2003
Publication date： Apr. 02, 2004
Summary：
【課題】読み出しマージンを大きくできる磁気ランダムアクセスメモリを提供することを目的とする。【解決手段】磁気ランダムアクセスメモリは、TMR素子10と選択素子Trとを有するメモリセルMC11〜MCnmと、選択したメモリセルに読み出し電圧を印加し、選択素子を介してTMR素子に電流を流すことにより、TMR素子から記憶情報を読み出す読み出し回路50とを備えている。上記読み出し回路は、情報の読み出し時に、TMR素子の抵抗変化率が、当該TMR素子の両端に0Vを印加した時の抵抗変化率の実質的に半分になる電圧VhをTMR素子に印加するための電圧設定部を備えることを特徴としている。これによって、TMR素子のMR比の低下を抑制しつつ、TMR素子と選択素子との直列回路の両端に印加する電圧を大きくできるので、読み出しマージンを向上できる。【選択図】 図1
Claim (excerpt)：
トンネル型磁気抵抗効果により情報を記憶するトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子を選択する選択素子とを有するメモリセルと、 前記メモリセルに読み出し電圧を印加し、前記選択素子を介して前記トンネル磁気抵抗素子に電流を流すことにより、前記トンネル磁気抵抗素子から情報を読み出す読み出し回路とを具備し、 前記読み出し回路は、情報の読み出し時に、前記トンネル磁気抵抗素子の抵抗変化率が、当該トンネル磁気抵抗素子の両端に0Vを印加した時の抵抗変化率の実質的に半分になる電圧を前記トンネル磁気抵抗素子に印加するための電圧設定部を備えることを特徴とする磁気ランダムアクセスメモリ。
IPC (3)：
G11C11/15 ,  H01L27/105 ,  H01L43/08
FI (3)：
G11C11/15 150 ,  H01L43/08 Z ,  H01L27/10 447
F-Term (11)：
5F083FZ10 ,  5F083GA11 ,  5F083LA10 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083ZA12 ,  5F083ZA13 ,  5F083ZA14 ,  5F083ZA21
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM