Pat
J-GLOBAL ID：200903030598843009

薄膜キャパシタを内蔵した印刷回路基板の製造方法及びそれにより製造された印刷回路基板

Inventor：
ムン,ジンソク

About ムン,ジンソク

, 
チョン,ウルギョ

About チョン,ウルギョ

, 
孫 昇 鉉

About 孫 昇 鉉


Applicant, Patent owner：
三星電機株式会社

About 三星電機株式会社


Agent (1)： 高村 順
Gazette classification：公開公報
Application number (International application number)：2006298773
Publication number (International publication number)：2007129232
Application date： Nov. 02, 2006
Publication date： May. 24, 2007
Summary：
【課題】薄膜キャパシタを内蔵した印刷回路基板の製造方法及びそれにより製造された印刷回路基板を提供する。【解決手段】絶縁基材21a上に、無電解メッキで形成された部分23aと電解メッキで形成された部分23bを含む下部電極23を形成する工程と、上記下部電極上に低温成膜工程によって非晶質常誘電体膜25を形成する工程と、上記常誘電体膜上に無電解メッキ工程によって金属シード層27を形成する工程と、上記金属シード層上に電解メッキ工程を利用して上部電極29を形成する工程とを含み(上部電極29上に絶縁基板21bを設けてもよい)、薄膜キャパシタを内蔵した印刷回路基板の製造方法及びこの製造方法で製造された薄膜キャパシタを内蔵した印刷回路基板20である。【選択図】 図2f
Claim (excerpt)：
絶縁基材上に下部電極を形成する工程と、 前記下部電極上に低温成膜工程によって非晶質常誘電体膜を形成する工程と、 前記非晶質常誘電体膜上に無電解メッキ工程によって金属シード層を形成する工程と、 前記金属シード層上に電解メッキ工程を利用して上部電極を形成する工程と、 を含む薄膜キャパシタを内蔵した印刷回路基板の製造方法。
IPC (2)：
H05K 1/16 ,  H05K 3/18
FI (2)：
H05K1/16 D ,  H05K3/18 B
F-Term (59)：
4E351BB03 ,  4E351BB33 ,  4E351BB35 ,  4E351CC03 ,  4E351CC06 ,  4E351CC07 ,  4E351DD04 ,  4E351DD05 ,  4E351DD10 ,  4E351DD13 ,  4E351DD20 ,  4E351DD41 ,  4E351GG06 ,  4E351GG20 ,  5E001AB03 ,  5E001AE00 ,  5E001AH03 ,  5E001AJ02 ,  5E082AB03 ,  5E082EE05 ,  5E082EE23 ,  5E082EE39 ,  5E082FG03 ,  5E082FG26 ,  5E082FG27 ,  5E082FG42 ,  5E082PP03 ,  5E082PP05 ,  5E082PP06 ,  5E082PP09 ,  5E343BB16 ,  5E343BB24 ,  5E343BB25 ,  5E343BB28 ,  5E343BB49 ,  5E343BB71 ,  5E343CC73 ,  5E343DD25 ,  5E343DD33 ,  5E343DD43 ,  5E343ER02 ,  5E343GG13 ,  5E346AA12 ,  5E346AA13 ,  5E346AA15 ,  5E346AA32 ,  5E346AA33 ,  5E346BB20 ,  5E346CC21 ,  5E346CC32 ,  5E346CC34 ,  5E346CC37 ,  5E346CC39 ,  5E346DD17 ,  5E346DD23 ,  5E346DD24 ,  5E346EE31 ,  5E346FF45 ,  5E346HH01
Patent cited by the Patent：
Cited by applicant (6)
Show all
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM