Pat
J-GLOBAL ID:200903082684249845

半導体素子のキャパシタ製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 三枝 英二 (外8名)
Gazette classification:公開公報
Application number (International application number):2000386466
Publication number (International publication number):2001223346
Application date: Dec. 20, 2000
Publication date: Aug. 17, 2001
Summary:
【要約】【課題】本発明は、高誘電率の(Ta2O5)1-x-(TiO2)x膜を誘電体膜に用いて高集積素子の動作に必要な静電容量値を十分確保することができ、高集積半導体素子のキャパシタ製造に適した半導体素子のキャパシタ製造方法を提供することにある。【解決手段】所定構造が形成された半導体基板の上部に下部電極を形成する段階と、前記下部電極上に非晶質(Ta2O5)1-x-(TiO2)x膜を形成する段階と、前記非晶質(Ta2O5)1-x-(TiO2)x膜を熱処理する段階と、前記非晶質(Ta2O5)1-x-(TiO2)x膜上に上部電極を形成する段階を含んでなる。
Claim (excerpt):
所定構造が形成された半導体基板の上部に下部電極を形成する段階;前記下部電極上に非晶質(Ta2O5)1-x-(TiO2)x膜を形成する段階;前記非晶質(Ta2O5)1-x-(TiO2)x膜上に上部電極を形成する段階;を含んでなることを特徴とする半導体素子のキャパシタ製造方法。
IPC (3):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/316
FI (3):
H01L 21/316 X ,  H01L 27/10 651 ,  H01L 27/10 621 Z
Patent cited by the Patent:
Cited by examiner (14)
Show all

Return to Previous Page