Pat

J-GLOBAL ID：200903030803049493

半導体集積回路装置およびその製造方法

Inventor： 大湯 静憲 ,  大倉 理 ,  杉本 有俊 ,  只木 ▲芳▼▲隆▼ ,  小笠原 誠 ,  堀口 真志 ,  長谷川 昇雄 ,  深田 晋一
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1997259105
Publication number (International publication number)：1999097648
Application date： Sep. 24, 1997
Publication date： Apr. 09, 1999
Summary：

【要約】【課題】 チップ面積の大幅な増大を招かずに、またプロセスの複雑化を招かずに、DRAMの救済セルのリフレッシュ時間を長くする技術を提供する。【解決手段】 救済セルを形成する領域のフィールド酸化膜3の幅を通常のメモリセルを形成する領域のフィールド酸化膜3よりも大きくすることによって、救済セルの電界緩和層8rの深さを通常セルの電界緩和層8よりも深く形成し、救済セルのソース、ドレイン(n型半導体領域7)の空乏層を広げることにより、接合電界を低減する。

Claim (excerpt)：

メモリアレイに複数のメモリセルと複数の救済セルとが形成されたDRAMを有する半導体集積回路装置であって、前記救済セルが形成された領域の素子分離幅を、前記メモリセルが形成された領域の素子分離幅よりも大きくしたことを特徴とする半導体集積回路装置。

IPC (2)：

H01L 27/108 ,  H01L 21/8242

FI (3)：

H01L 27/10 681 E ,  H01L 27/10 681 D ,  H01L 27/10 691

Patent cited by the Patent：

Cited by examiner (6)

• 特開平2-125660
  
• 特開平4-067669
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-037950   Applicant：日本電気株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-317110   Applicant：三菱電機株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平7-248632   Applicant：日本テキサス・インスツルメンツ株式会社, 株式会社日立製作所
• 半導体記憶装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平7-130406   Applicant：三菱電機株式会社

Article cited by the Patent：

Cited by examiner (1)

• アドバンスト エレクトロニクス シリーズ I-9 カテゴリ-I:エレクトロニクス材料・物性・デバイス 超L, 19941105, 第14頁-第15頁