Pat
J-GLOBAL ID：200903031971494105

半導体集積回路の故障検査方法及びレイアウト方法

Inventor：
吉田 貴輝

About 吉田 貴輝

, 
下田 玲祐

About 下田 玲祐


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (4)： 板垣 孝夫 ,  森本 義弘 ,  笹原 敏司 ,  原田 洋平
Gazette classification：公開公報
Application number (International application number)：2005135475
Publication number (International publication number)：2005332389
Application date： May. 09, 2005
Publication date： Dec. 02, 2005
Summary：
【課題】 半導体集積回路のチップ内におけるマスクパターンの物理的な情報、セルや機能ブロックの実績を考慮し、実際の故障に基づく高精度かつ高効率の故障検査やレイアウトを行なう事を可能として、初期不良などの故障の低減に寄与できるようにする。【解決手段】 チップ内におけるマスクパターンの物理的な情報、また、セルや機能ブロックの実績を考慮して、故障の起こりやすさの順番づけ1303及び故障の重みづけを行ない、実際の故障に基づく高精度かつ高効率の故障検査1306やレイアウトを行なう。【選択図】 図10
Claim (excerpt)：
半導体集積回路の故障を検査することによって、この半導体集積回路における故障の発生しやすい箇所に関する情報もしくは故障を低減するために対策すべき情報である故障リストを作成し、この故障リストを用いて前記半導体集積回路の故障検査を行なう故障検査方法であって、前記故障検査の際に、スキャン設計におけるスキャンライン上のフリップフロップのピンと、システムクロック、セット、リセット関連のピンと、信号不定状態を発生するトライステートセルのコントロールピンとのいずれかに関する故障を事前に故障リストから省き、残った故障リストを用いて半導体集積回路の故障検査を行なう半導体集積回路の故障検査方法。
IPC (3)：
G06F17/50 ,  G01R31/28 ,  H01L21/82
FI (6)：
G06F17/50 670D ,  G06F17/50 670G ,  G01R31/28 ,  H01L21/82 T ,  H01L21/82 D ,  H01L21/82 C
F-Term (22)：
2G132AA01 ,  2G132AC03 ,  2G132AD06 ,  2G132AK04 ,  2G132AL11 ,  2G132AL12 ,  2G132AL35 ,  5B046AA08 ,  5B046BA04 ,  5B046BA09 ,  5B046JA05 ,  5F064BB04 ,  5F064BB05 ,  5F064BB07 ,  5F064BB26 ,  5F064EE02 ,  5F064EE03 ,  5F064EE15 ,  5F064EE19 ,  5F064HH06 ,  5F064HH09 ,  5F064HH10
Patent cited by the Patent：
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM