Pat

J-GLOBAL ID：200903032098401800

半導体集積回路

Inventor： 藤岡 伸也 ,  畠山 淳
Applicant, Patent owner： 富士通株式会社
Agent (1)： 石田 敬 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997003164
Publication number (International publication number)：1998199243
Application date： Jan. 10, 1997
Publication date： Jul. 31, 1998
Summary：

【要約】【課題】 DRAM等から構成される半導体集積回路において、ワードデコーダ部やビット線トランスファ信号生成部等に昇圧電圧を使用した場合に、メモリセルの待機時の消費電力の増大を抑制することを目的とする。【解決手段】 複数のメモリセルを含むメモリセルブロック4と、メモリセルブロック内の特定のメモリセルを選択して活性化するためのコア回路部3とを有し、このコア回路部3には活性時に昇圧電圧が供給されるように構成され、予め定められた値だけ昇圧電圧を下降させる昇圧電圧下降手段1と、昇圧電圧と昇圧電圧下降手段1の出力電圧とを選択的にコア回路部3へ供給する手段とを備える。

Claim (excerpt)：

複数のメモリセルを含むメモリセルブロックと、該メモリセルブロック内の特定のメモリセルを選択して活性化するためのコア回路部とを有し、該コア回路部には活性時に昇圧電圧が供給されるように構成された半導体集積回路において、予め定められた値だけ前記昇圧電圧を下降させる昇圧電圧下降手段と、前記昇圧電圧と前記昇圧電圧下降手段の出力電圧とを選択的に前記コア回路部へ供給する手段とを具備することを特徴とする半導体集積回路。

IPC (3)：

G11C 11/407 ,  G11C 11/413 ,  H01L 27/10 471

FI (3)：

G11C 11/34 354 F ,  H01L 27/10 471 ,  G11C 11/34 335 A

Patent cited by the Patent：

Cited by examiner (6)

• 半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平6-215658   Applicant：三菱電機株式会社
• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平5-060768   Applicant：富士通株式会社, 富士通ヴィエルエスアイ株式会社
• 半導体メモリ装置の電圧駆動回路
  Gazette classification：公開公報   Application number：特願平8-008459   Applicant：三星電子株式会社
• 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
  Gazette classification：公開公報   Application number：特願平6-165614   Applicant：三菱電機株式会社
• 半導体集積回路装置およびその製造方法および内部電圧発生回路
  Gazette classification：公開公報   Application number：特願平6-272592   Applicant：三菱電機株式会社
• 半導体回路及びMOS-DRAM
  Gazette classification：公開公報   Application number：特願平6-282306   Applicant：三菱電機株式会社