Pat
J-GLOBAL ID:200903074287839099

半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路

Inventor:
Applicant, Patent owner:
Agent (1): 深見 久郎 (外3名)
Gazette classification:公開公報
Application number (International application number):1994165614
Publication number (International publication number):1996031171
Application date: Jul. 18, 1994
Publication date: Feb. 02, 1996
Summary:
【要約】【目的】 低消費電力で安定に動作する半導体記憶装置を提供する。【構成】 この半導体記憶装置は、内部電源電圧を降圧して第1および第2の内部電源電圧を生成する内部電源電圧発生回路4と、外部電源電圧からチャージポンプ動作により高電圧を生成するVpp発生回路5、および外部電源電圧からチャージポンプ動作により負電圧を発生するVbb発生回路3を備える。第1の内部電源電圧は制御回路7へおよびセンスアンプ駆動信号発生回路6へ与えられる。第2の内部電源電圧はビット線イコライズ/プリチャージ信号を発生する回路9に与えられる。第1の内部電源電圧が小さくされてもVpp発生回路5およびVbb発生回路3は、外部電源電圧から所定の電圧を発生するため、効率的にかつ安定に所定の内部高電圧および負電圧を生成する。またビット線イコライズ/プリチャージ信号は第1の内部電源電圧よりも電圧レベルが高く、高速でビット線のイコライズ/プリチャージを行なうことができる。
Claim (excerpt):
外部から与えられる外部電源電圧を降圧して内部電源電圧を生成する内部電源回路と、チャージポンプ動作により、前記外部電源電圧から前記内部電源電圧と電圧レベルが異なる所定の電圧レベルの内部電圧を発生する内部電圧発生手段とを備える、半導体記憶装置。
IPC (6):
G11C 11/407 ,  G05F 1/56 310 ,  G05F 3/24 ,  G11C 11/413 ,  H01L 27/04 ,  H01L 21/822
FI (3):
G11C 11/34 354 F ,  G11C 11/34 335 A ,  H01L 27/04 B
Patent cited by the Patent:
Cited by examiner (4)
  • 半導体集積回路
    Gazette classification:公開公報   Application number:特願平3-269823   Applicant:日本電気株式会社
  • 半導体集積回路装置
    Gazette classification:公開公報   Application number:特願平4-169777   Applicant:九州日本電気株式会社
  • 特開昭64-013809
Show all

Return to Previous Page