Pat
J-GLOBAL ID：200903032917289489

電界効果トランジスタの製造方法

Inventor：
杉浦 政幸

About 杉浦 政幸

, 
森塚 宏平

About 森塚 宏平


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 大胡 典夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998184688
Publication number (International publication number)：2000021900
Application date： Jun. 30, 1998
Publication date： Jan. 21, 2000
Summary：
【要約】【課題】 T型電極を備えた電界効果トランジスタにおいて、ソース抵抗等ソース側の素子成分を従来と同じに保ちながらゲート・ドレイン耐圧を向上させ、さらに、寄生容量を低減させた0.1μmオーダーのゲート長を備えた低価格で優れた高周波特性を備えた電界効果トランジスタとその製造方法を提供する。【解決手段】 ゲート電極のソース側の端部とドレイン側の端部とを規定するマスク材料を異なる材料で形成することにより、ゲート電極のソース側とドレイン側の非対称性を実現するとともに、ゲート電極付近の半導体層の形状もソース側とドレイン側で異なった形状にする。
Claim (excerpt)：
断面形状がT型のゲート電極を備えた電界効果トランジスタの製造方法であって、ゲート電極のソース側の端部とドレイン側の端部とを規定するマスクの材料を異なる材料で形成する工程を含むことを特徴とする電界効果トランジスタの製造方法。
IPC (4)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/417 ,  H01L 29/778
FI (3)：
H01L 29/80 F ,  H01L 29/50 J ,  H01L 29/80 H
F-Term (34)：
4M104AA05 ,  4M104BB05 ,  4M104BB09 ,  4M104BB10 ,  4M104BB16 ,  4M104CC01 ,  4M104CC03 ,  4M104DD07 ,  4M104DD12 ,  4M104DD16 ,  4M104DD34 ,  4M104DD68 ,  4M104FF07 ,  4M104FF17 ,  4M104GG12 ,  5F102FA01 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK05 ,  5F102GL04 ,  5F102GM06 ,  5F102GN06 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR13 ,  5F102GS04 ,  5F102GS06 ,  5F102GT03 ,  5F102HC11 ,  5F102HC17 ,  5F102HC19
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM