Pat
J-GLOBAL ID：200903033485270010

不揮発性半導体記憶装置とその製造方法

Inventor：
野間 崇

About 野間 崇

, 
原 政治

About 原 政治

, 
岡田 和央

About 岡田 和央

, 
斉藤 公英

About 斉藤 公英

, 
鹿沼 洋一

About 鹿沼 洋一

, 
川合 亮

About 川合 亮


Applicant, Patent owner：
三洋電機株式会社

About 三洋電機株式会社


Agent (1)： 芝野 正雅
Gazette classification：公開公報
Application number (International application number)：1999199506
Publication number (International publication number)：2001028404
Application date： Jul. 13, 1999
Publication date： Jan. 30, 2001
Summary：
【要約】【課題】 メモリセルの動作寿命の向上を図る。【解決手段】 フローティングゲート4とコントロールゲート6等を被覆する、TEOS膜,SOG膜等から成る単層膜あるいは積層膜である層間絶縁膜下面にSiON膜から成るバリア膜20を介在させ、しかもカバレッジの劣るSiON膜をこのSiON膜に比してカバレッジの良いプラズマCVD法による酸化膜で被覆させることでSiON膜のバリア性を向上させ、層間絶縁膜を構成するTEOS膜,SOG膜等に含まれる水素や水素原子等が拡散しても、トンネル酸化膜3にトラップされることが抑止されてトラップアップレートの改善が図れ、エンデュランス特性が向上し、メモリセルの動作寿命の延長が図れる。
Claim (excerpt)：
一導電型のシリコン基板上に形成されたフローティングゲートと、このフローティングゲートを被覆する絶縁膜と、この絶縁膜を介して前記フローティングゲート上に重なる領域を持つように形成されるコントロールゲートと、前記フローティングゲート及び前記コントロールゲートに隣接する前記シリコン基板の表面に形成される逆導電型の拡散領域と、前記コントロールゲート及び/またはこの拡散領域にコンタクト接続される金属配線と、これらから構成されるメモリセル部上層を被覆するように平坦化処理が施された層間絶縁膜とを備えた不揮発性半導体記憶装置において、前記金属配線と層間絶縁膜との間に、前記層間絶縁膜内に含まれる水分や水素原子の拡散を防止するバリア膜と、前記バリア膜を被覆するプラズマCVD法による酸化膜とが形成されていることを特徴とする不揮発性半導体記憶装置。
IPC (4)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2)：
H01L 29/78 371 ,  H01L 27/10 434
F-Term (35)：
5F001AA21 ,  5F001AA22 ,  5F001AA25 ,  5F001AA63 ,  5F001AB03 ,  5F001AC02 ,  5F001AC06 ,  5F001AC20 ,  5F001AD12 ,  5F001AD41 ,  5F001AE02 ,  5F001AE08 ,  5F001AE40 ,  5F001AF07 ,  5F001AG21 ,  5F083EP02 ,  5F083EP23 ,  5F083EP24 ,  5F083ER02 ,  5F083ER05 ,  5F083ER09 ,  5F083ER14 ,  5F083ER17 ,  5F083ER22 ,  5F083GA21 ,  5F083GA25 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA56 ,  5F083MA06 ,  5F083MA16 ,  5F083MA20 ,  5F083PR21 ,  5F083PR36
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM