Pat
J-GLOBAL ID：200903033783424836

MOS型半導体装置およびその製造方法

Inventor：
前川 繁登

About 前川 繁登


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001036437
Publication number (International publication number)：2002151688
Application date： Feb. 14, 2001
Publication date： May. 24, 2002
Summary：
【要約】【課題】 しきい値電圧の短チャネル効果を抑制する。【解決手段】 半導体基板1の主面に、チャネル領域5、一対のソース・ドレイン領域、およびトレンチ分離構造をなす分離絶縁膜2が選択的に形成されている。分離絶縁膜2の上面は、チャネル領域5の側面に隣接する溝の部分ではチャネル領域5の上面よりも低く後退しており、それ以外の領域ではチャネル領域5の上面と略同一の高さに設定されている。それにより、チャネル領域5の上面だけでなく一対の側面の一部も、ゲート絶縁膜3を挟んでゲート電極4によって覆われている。チャネル領域5のチャネル幅Wは、最大チャネル空乏層幅Xdmの2倍以下の値に設定される。また、チャネル領域5の側面に隣接する溝の幅は、ゲート電極4の厚さの2倍以下に設定される。
Claim (excerpt)：
チャネル領域と当該チャネル領域を挟む一対のソース・ドレイン領域とを有して主面の上方へ選択的に突出する半導体層を備える基板と、前記チャネル領域のうち、前記一対のソース・ドレイン領域と対面しない一対の側面の少なくとも一部と上面とを覆う絶縁膜と、前記絶縁膜の中で前記一対の側面の前記少なくとも一部を覆う部分が側壁として露出する溝を残して、前記半導体層を包囲するように、前記基板の前記半導体層が突出しない前記主面の上に形成された分離絶縁膜と、前記絶縁膜を挟んで前記チャネル領域と前記溝と前記分離絶縁膜の上面とにまたがって配設され、それにより、前記チャネル領域のうち、前記一対の側面の前記少なくとも一部と前記上面とを、前記絶縁膜を挟んで覆っており、前記チャネル領域を覆う部分の上面と前記分離絶縁膜を覆う部分の上面との間の段差であるゲート上面段差が、前記チャネル領域を覆う部分の幅であるゲート長の1/2以下に設定されているゲート電極と、を備えるMOS型半導体装置。
IPC (5)：
H01L 29/78 ,  H01L 21/76 ,  H01L 21/762 ,  H01L 29/786 ,  H01L 21/336
FI (9)：
H01L 29/78 301 H ,  H01L 21/76 L ,  H01L 21/76 D ,  H01L 29/78 301 R ,  H01L 29/78 301 G ,  H01L 29/78 617 K ,  H01L 29/78 618 C ,  H01L 29/78 621 ,  H01L 29/78 627 A
F-Term (62)：
5F032AA09 ,  5F032AA34 ,  5F032AA44 ,  5F032AA46 ,  5F032AA48 ,  5F032AA70 ,  5F032BA01 ,  5F032BB08 ,  5F032CA17 ,  5F032DA03 ,  5F032DA04 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA28 ,  5F032DA33 ,  5F040DA06 ,  5F040DC01 ,  5F040EB12 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EC19 ,  5F040ED04 ,  5F040EE01 ,  5F040EF02 ,  5F040EH02 ,  5F040EK05 ,  5F040FC10 ,  5F040FC19 ,  5F040FC21 ,  5F040FC28 ,  5F110AA08 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE02 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE22 ,  5F110EE45 ,  5F110EE50 ,  5F110FF02 ,  5F110FF12 ,  5F110FF23 ,  5F110FF28 ,  5F110FF29 ,  5F110GG02 ,  5F110GG22 ,  5F110GG25 ,  5F110GG26 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL05 ,  5F110HM15 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ11
Patent cited by the Patent：
Cited by examiner (12)
  • 特開昭59-119740
  • 半導体装置及びその製造方法
    Gazette classification：公開公報   Application number：特願平10-110237   Applicant：新日本製鐵株式会社
  • 特開平4-091479
Show all

Return to Previous Page

TOP

BOTTOM