Pat

J-GLOBAL ID：200903033853529673

電界効果トランジスタ及びその製造方法

Inventor： 手塚 勉 ,  水野 智久 ,  臼田 宏治
Applicant, Patent owner： 株式会社東芝
Agent (6)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
Gazette classification：公開公報
Application number (International application number)：2004062110
Publication number (International publication number)：2005252067
Application date： Mar. 05, 2004
Publication date： Sep. 15, 2005
Summary：

【課題】 素子分離端に露出するSiGeによるリーク電流の発生を抑制して信頼性の向上をはかる。【解決手段】 格子歪みが緩和されたSiGe層6の上に格子歪みを有する歪みSi層7が形成され、歪みSi層7上にゲート絶縁膜9を介してゲート電極3が選択的に形成され、歪みSi層7のゲート電極3に対応する位置にソース・ドレイン領域12が形成された電界効果トランジスタであって、素子分離すべき素子分離端でSiGe層6は除去され、素子分離端のSiGe層6の側壁を覆うようにSiの膜7が形成されている。【選択図】 図1

Claim (excerpt)：

格子歪みが緩和されたSi1-x Gex 層(0<x≦1)の上に格子歪みを有する歪みSi層が形成され、この歪みSi層上の一部にゲート絶縁膜を介してゲート電極が形成され、前記歪みSi層に前記ゲート電極と対応させてソース・ドレイン領域が形成された電界効果トランジスタであって、 素子分離領域で前記SiGe層は少なくとも一部が除去され、素子分離端の前記SiGe層の側壁面を覆うようにSiの膜が形成されていることを特徴とする電界効果トランジスタ。

IPC (7)：

H01L29/78 ,  H01L21/20 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092 ,  H01L29/786

FI (11)：

H01L29/78 301B ,  H01L21/20 ,  H01L27/08 331A ,  H01L27/08 331E ,  H01L29/78 301S ,  H01L29/78 301R ,  H01L27/08 321E ,  H01L29/78 618B ,  H01L29/78 618E ,  H01L29/78 618C ,  H01L29/78 618A

F-Term (119)：

5F048AA07 ,  5F048AC03 ,  5F048AC04 ,  5F048BA02 ,  5F048BA03 ,  5F048BA04 ,  5F048BA14 ,  5F048BA16 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BC01 ,  5F048BC05 ,  5F048BC16 ,  5F048BD09 ,  5F048BG13 ,  5F048DA18 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F052AA11 ,  5F052DA02 ,  5F052DB02 ,  5F052EA01 ,  5F052JA01 ,  5F052JA04 ,  5F052KA01 ,  5F052KA05 ,  5F110AA01 ,  5F110AA04 ,  5F110AA06 ,  5F110AA09 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110EE33 ,  5F110EE38 ,  5F110EE41 ,  5F110FF04 ,  5F110FF23 ,  5F110FF26 ,  5F110FF27 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG19 ,  5F110GG22 ,  5F110GG25 ,  5F110GG42 ,  5F110GG44 ,  5F110GG47 ,  5F110GG57 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK05 ,  5F110HK40 ,  5F110HK42 ,  5F110HM15 ,  5F110NN02 ,  5F110QQ08 ,  5F110QQ24 ,  5F140AA00 ,  5F140AA24 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BA03 ,  5F140BA05 ,  5F140BA17 ,  5F140BA20 ,  5F140BB16 ,  5F140BB18 ,  5F140BC12 ,  5F140BD09 ,  5F140BE07 ,  5F140BE08 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF51 ,  5F140BG09 ,  5F140BG12 ,  5F140BG20 ,  5F140BG27 ,  5F140BG29 ,  5F140BG32 ,  5F140BG35 ,  5F140BG38 ,  5F140BG45 ,  5F140BG46 ,  5F140BG50 ,  5F140BG52 ,  5F140BG53 ,  5F140BH06 ,  5F140BH14 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK01 ,  5F140BK13 ,  5F140BK18 ,  5F140BK21 ,  5F140BK25 ,  5F140BK35 ,  5F140BK39 ,  5F140CB04 ,  5F140CB10 ,  5F140CD10 ,  5F140CE20 ,  5F140CF03 ,  5F140CF04

Patent cited by the Patent：

Cited by examiner (2)

• 半導体集積回路装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2002-184292   Applicant：株式会社ルネサステクノロジ
• 半導体装置、半導体装置の製造方法、半導体基板の製造方法
  Gazette classification：公開公報   Application number：特願2002-045597   Applicant：株式会社東芝