Pat
J-GLOBAL ID：200903033904907295

不揮発性半導体記憶装置

Inventor：
森川 佳直

About 森川 佳直


Applicant, Patent owner：
シャープ株式会社

About シャープ株式会社


Agent (2)： 政木 良文 ,  橋本 薫
Gazette classification：公開公報
Application number (International application number)：2002353734
Publication number (International publication number)：2004185755
Application date： Dec. 05, 2002
Publication date： Jul. 02, 2004
Summary：
【課題】読み出し並びに書き込み動作時における非選択メモリセルの可変抵抗素子に対する電圧ストレスを軽減し、より高信頼度のデータ保持特性を担保できる不揮発性半導体記憶装置を提供する。【解決手段】不揮発性のメモリセル1を行方向及び列方向に夫々複数配列し、その中から所定のメモリセルまたはメモリセル群を選択するために行方向と列方向に夫々複数のワード線WLと複数のビット線BLとを配列してなるメモリセルアレイを有し、メモリセル1は、電気抵抗の変化により情報を記憶する可変抵抗素子2の一端側と選択トランジスタ3のソースとを接続してなり、メモリセルアレイ内において、選択トランジスタ3のドレインが列方向に沿って共通のビット線BLに接続し、可変抵抗素子2の他端側がソース線SLに接続し、選択トランジスタ3のゲートが行方向に沿って共通のワード線WLに接続してなる。【選択図】 図2
Claim (excerpt)：
不揮発性のメモリセルを行方向及び列方向に夫々複数配列し、その中から所定のメモリセルまたはメモリセル群を選択するために行方向と列方向に夫々複数のワード線と複数のビット線とを配列してなるメモリセルアレイを有する半導体記憶装置であって、 前記メモリセルは、電気抵抗の変化により情報を記憶する可変抵抗素子の一端側と選択トランジスタのソースとを接続してなり、 前記メモリセルアレイ内において、前記選択トランジスタのドレインが前記列方向に沿って共通の前記ビット線に接続し、前記可変抵抗素子の他端側がソース線に接続し、前記選択トランジスタのゲートが前記行方向に沿って共通の前記ワード線に接続してなることを特徴とする不揮発性半導体記憶装置。
IPC (2)：
G11C13/00 ,  H01L27/10
FI (2)：
G11C13/00 A ,  H01L27/10 451
F-Term (6)：
5F083FZ10 ,  5F083GA21 ,  5F083JA60 ,  5F083MA06 ,  5F083MA19 ,  5F083MA20
Patent cited by the Patent：
Cited by examiner (7)
  • 薄膜磁性体記憶装置
    Gazette classification：公開公報   Application number：特願2000-346896   Applicant：三菱電機株式会社
  • 半導体メモリ装置
    Gazette classification：公開公報   Application number：特願平5-295124   Applicant：松下電器産業株式会社
  • 特許第6473332号
Show all

Return to Previous Page

TOP

BOTTOM