Pat
J-GLOBAL ID:200903034047622511
半導体装置
Inventor:
,
,
,
,
Applicant, Patent owner:
Agent (1):
深見 久郎 (外4名)
Gazette classification:公開公報
Application number (International application number):2001330950
Publication number (International publication number):2003133942
Application date: Oct. 29, 2001
Publication date: May. 09, 2003
Summary:
【要約】【課題】 入力信号の論理レベレルを決定する電圧が出力電源電圧に応じて決定される場合、出力電源電圧変動時においても、正確に入力信号の論理レベルを判定して内部信号を生成する。【解決手段】 入力回路を、入力信号の論理レベルを決定する出力電源電圧(VDD)を受けるゲート回路(24)または出力回路用のパッドと異なるパッドからの出力電源電圧に依存する基準電圧(Vref1)と入力信号を受ける比較回路(10)とで構成する。このように、出力電源電圧変動時において入力信号が変動しても、正確に入力信号のハイレベル/ローレベルを識別して内部信号を生成することができる。
Claim (excerpt):
第1の電源パッドから与えられる第1の電源電圧から前記第1の電源電圧に依存する基準電圧を生成する基準電圧発生回路と、第1の入力信号を受け、前記基準電圧と前記第1の入力信号の電圧レベルの関係に従って前記第1の入力信号の論理レベルを判定し、該判定結果に従って前記第1の電源電圧と異なる第2の電源電圧レベルの第1の内部信号を生成する第1の入力回路と、前記第1の電源パッドと別に配置された第2の電源パッドから前記第1の電源電圧を動作電源電圧として受け、与えられた信号をバッファ処理して外部へ出力する出力回路を備える、半導体装置。
IPC (3):
H03K 19/0175
, H03K 17/687
, H03K 19/0185
FI (3):
H03K 19/00 101 K
, H03K 17/687 A
, H03K 19/00 101 D
F-Term (40):
5J055AX15
, 5J055BX16
, 5J055CX26
, 5J055DX22
, 5J055DX56
, 5J055EX07
, 5J055EY01
, 5J055EY21
, 5J055EZ07
, 5J055EZ08
, 5J055EZ10
, 5J055EZ14
, 5J055EZ20
, 5J055EZ25
, 5J055EZ28
, 5J055EZ29
, 5J055EZ31
, 5J055EZ50
, 5J055EZ51
, 5J055FX19
, 5J055GX01
, 5J055GX02
, 5J055GX04
, 5J055GX05
, 5J056AA01
, 5J056BB40
, 5J056CC03
, 5J056CC05
, 5J056CC06
, 5J056CC09
, 5J056CC14
, 5J056CC16
, 5J056CC21
, 5J056DD13
, 5J056DD29
, 5J056EE08
, 5J056FF01
, 5J056FF08
, 5J056GG09
, 5J056KK01
Patent cited by the Patent:
Cited by examiner (5)
-
半導体装置
Gazette classification:公開公報
Application number:特願平11-197006
Applicant:株式会社日立製作所
-
特開平4-307812
-
特開平2-271711
-
半導体装置
Gazette classification:公開公報
Application number:特願平5-223580
Applicant:富士通株式会社, 富士通ヴィエルエスアイ株式会社
-
双方向インタフェース回路
Gazette classification:公開公報
Application number:特願平11-024661
Applicant:日本電気株式会社
Show all
Return to Previous Page