不揮発性半導体記憶装置およびその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：佐藤隆久
Gazette classification：公開公報
Application number (International application number)：2001007885
Publication number (International publication number)：2002217317
Application date： Jan. 16, 2001
Publication date： Aug. 02, 2002
Summary：

【要約】【課題】メモリ素子特性の低下を防止しながら電荷蓄積膜形成時のインキュベーション時間を低減して、素子の構造上および特性上のバラツキを抑制する。【解決手段】半導体SUB上に積層された複数の誘電体膜GDと、複数の誘電体膜GD上のゲート電極GEとを有している。複数の誘電体膜GDが、半導体SUB上のボトム誘電体膜BTMと、電荷蓄積能力を有した電荷蓄積膜CHSとを含む。電荷蓄積膜CHSを構成する誘電体をボトム誘電体膜BTM上に形成する工程において、その誘電体のうち、少なくとも、ボトム誘電体膜BTMとの境界に接する誘電体(第1の膜CHS1)を原子層堆積(ALD)を用いて形成する。このように形成された電荷蓄積膜CHSは、その形成時に下地面との格子整合性が改善され、インキュベーション時間が低減した。

Claim (excerpt)：

半導体上に積層された複数の誘電体膜と、複数の誘電体膜上に形成されたゲート電極とを有し、上記複数の誘電体膜が、半導体上に形成されたボトム誘電体膜と、電荷蓄積能力を有した電荷蓄積膜とを含む不揮発性半導体記憶装置の製造方法であって、上記方法が、電荷蓄積膜を構成する誘電体をボトム誘電体膜上に形成する工程を含み、上記工程において形成する誘電体のうち、少なくとも、ボトム誘電体膜との境界に接した領域の誘電体を原子層堆積を用いて形成する不揮発性半導体記憶装置の製造方法。

IPC (6)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , C23C 16/34 , H01L 21/318 , H01L 27/115

FI (5)：

C23C 16/34 , H01L 21/318 M , H01L 21/318 B , H01L 29/78 371 , H01L 27/10 434

F-Term (43)：

4K030AA01 , 4K030AA03 , 4K030AA06 , 4K030AA13 , 4K030BA40 , 4K030CA04 , 4K030CA12 , 4K030LA19 , 5F001AA13 , 5F001AA14 , 5F001AB02 , 5F001AD12 , 5F001AG03 , 5F001AG21 , 5F058BA06 , 5F058BD04 , 5F058BD10 , 5F058BF04 , 5F058BF24 , 5F058BF30 , 5F058BF36 , 5F058BJ01 , 5F083EP18 , 5F083EP22 , 5F083EP43 , 5F083EP44 , 5F083EP45 , 5F083ER22 , 5F083JA05 , 5F083JA19 , 5F083JA33 , 5F083JA35 , 5F083JA37 , 5F083JA39 , 5F083JA40 , 5F083LA08 , 5F083PR21 , 5F101BA45 , 5F101BA46 , 5F101BB02 , 5F101BD02 , 5F101BH02 , 5F101BH05

Patent cited by the Patent：

Cited by examiner (9)

不揮発性半導体記憶装置及びその製造方法
Gazette classification：公開公報 Application number：特願平9-194475 Applicant：ソニー株式会社
成膜方法及び成膜装置
Gazette classification：公開公報 Application number：特願平9-248292 Applicant：株式会社東芝
特開平1-204434

Show all

Return to Previous Page