Pat

J-GLOBAL ID：200903035359669244

半導体装置およびその製造方法

Clips

Inventor： 原田 昭彦 ,  五十嵐 元繁
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 宮田 金雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998195762
Publication number (International publication number)：2000031475
Application date： Jul. 10, 1998
Publication date： Jan. 28, 2000
Summary：

【要約】【課題】 ゲート電極をマスクとして不純物層を形成するための傾斜イオン注入においても、傾斜イオンによるチャネル領域への粒界すり抜けを防止でき、安定した特性を有するトランジスタを得る。【解決手段】 ゲート電極16が半導体基板1表面上にゲート絶縁膜2を介して下層膜15aと上層膜15bの2層膜構造とからなり、下層膜15aの膜厚を該下層膜15aの側壁に注入されたイオンの該膜中での膜厚方向の飛程よりも大きくしたものである。

Claim (excerpt)：

多層膜構造のゲート電極を有する半導体装置であって、半導体基板と、前記半導体基板表面上にゲート絶縁膜を介して形成された多層膜からなるゲート電極と、前記ゲート電極をマスクに傾斜イオン注入法によって前記半導体基板表面に形成された一対の不純物拡散層とを備え、前記多層膜の最下層膜の膜厚が、前記傾斜イオン注入時にその側壁に注入されるイオンの前記最下層膜中での膜厚方向の飛程よりも大きいことを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (2)：

H01L 29/78 301 P ,  H01L 21/28 301 A

F-Term (29)：

4M104BB01 ,  4M104BB37 ,  4M104CC05 ,  4M104DD04 ,  4M104DD43 ,  4M104DD89 ,  4M104FF13 ,  4M104GG09 ,  4M104HH04 ,  4M104HH16 ,  5F040DA01 ,  5F040DA06 ,  5F040EC01 ,  5F040EC04 ,  5F040EC06 ,  5F040EC11 ,  5F040EC12 ,  5F040EC19 ,  5F040EC28 ,  5F040EF02 ,  5F040FA03 ,  5F040FA05 ,  5F040FA17 ,  5F040FA19 ,  5F040FB02 ,  5F040FB04 ,  5F040FC00 ,  5F040FC13 ,  5F040FC15