Pat

J-GLOBAL ID：200903035827240951

半導体装置及びその製造方法

Inventor： 清利 正弘 ,  岡野 晴雄 ,  今井 馨太郎 ,  江口 和弘
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995032364
Publication number (International publication number)：1996227980
Application date： Feb. 21, 1995
Publication date： Sep. 03, 1996
Summary：

【要約】【目的】 ペロブスカイト結晶構造を有する誘電体膜を用いて、リーク電流が小さくかつ高誘電率を有する薄膜キャパシタを形成することができ、十分なキャパシタ容量を確保した平面型キャパシタセルを有する半導体装置を提供すること。【構成】 トランジスタとキャパシタからなるメモリセルを有する半導体装置において、シリコン基板101にトランジスタを形成した第1の試料と、STO基板114にペロブスカイト結晶構造を有する誘電体膜をキャパシタ絶縁膜115としたキャパシタを形成した第2の試料と、第1の試料と第2の試料とを電気的に接続する導電体部分113,116とを有し、第2の試料が第1の試料に対して貼り合わされていることを特徴とする。

Claim (excerpt)：

第1の基板にトランジスタを形成した第1の試料と、第2の基板にキャパシタ又はキャパシタの一部を形成した第2の試料と、第1の試料と第2の試料とを電気的に接続する導電体部分とを有し、第2の試料が第1の試料に対して貼り合わされていることを特徴とする半導体装置。

IPC (3)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 14/00

FI (3)：

H01L 27/10 611 ,  G11C 11/34 352 A ,  H01L 27/10 651

Patent cited by the Patent：

Cited by examiner (3)

• 半導体メモリ
  Gazette classification：公開公報   Application number：特願平3-215648   Applicant：日本電気株式会社
• 強誘電体メモリ
  Gazette classification：公開公報   Application number：特願平4-307149   Applicant：オリンパス光学工業株式会社, シメトリックス・コーポレーション
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-313481   Applicant：テキサスインスツルメンツインコーポレイテツド