Pat
J-GLOBAL ID:200903035862338263

高耐圧半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 吉武 賢次 (外5名)
Gazette classification:公開公報
Application number (International application number):2002072032
Publication number (International publication number):2003273359
Application date: Mar. 15, 2002
Publication date: Sep. 26, 2003
Summary:
【要約】【課題】 ターンオフロスを増大させることなく通電損失を低減させる高耐圧半導体装置を提供する。【解決手段】 n型ベース層10とp型ベース層22との間に、10μm以上の深さを有するn型バリア層12を挿設する。
Claim (excerpt):
第1導電型ベース層と、前記第1導電型ベース層の第1の面の表面部に前記第1導電型ベース層よりも実質的に高い不純物濃度を有するように選択的に形成された第1導電型バリア層と、前記第1導電型バリア層の表面部に選択的に形成された第2導電型ベース層と、前記第2導電型ベース層の表面部に選択的に形成された第1導電型エミッタ層と、前記第1導電型バリア層、前記第2導電型ベース層および前記第1導電型エミッタ層に対向するようにゲート絶縁膜を介して形成されたゲート電極と、前記第2導電型ベース層と前記第1導電型エミッタ層に接するように形成された第1の主電極と、前記第1導電型ベース層の前記第1の面とは反対の面である第2の面に形成された第2導電型エミッタ層と、前記第2導電型エミッタ層に接するように形成された第2の主電極と、を備える高耐圧半導体装置。
IPC (2):
H01L 29/78 655 ,  H01L 29/78 653
FI (2):
H01L 29/78 655 B ,  H01L 29/78 653 A
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page