Pat
J-GLOBAL ID:200903036170152948

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴木 章夫
Gazette classification:公開公報
Application number (International application number):1997142447
Publication number (International publication number):1998335458
Application date: May. 30, 1997
Publication date: Dec. 18, 1998
Summary:
【要約】【課題】 低誘電率膜を層間絶縁膜に用いる半導体装置では、低誘電率膜が含み易い水分による隣接配線間リークや配線信頼性低下、さらにヴァイア・ホール抵抗の上昇やオープン不良が発生し易い。【解決手段】 配線8を覆うように第1の酸化膜9に窒素を含む領域19aを形成し、その上に低誘電率膜(HSQ)10を形成し、その上に第2の酸化膜11を形成する。また、低誘電率膜10を含む層間絶縁膜に形成されたヴァイア・ホール12の側壁に窒素を含む領域19bを形成する。窒素を含む領域19a,19bが水分を遮断することにより、低誘電率膜10に含まれる水分による隣接配線間リークや配線信頼性の低下が防止でき、またヴァイア・ホール12内への水分の噴出によるヴァイア・ホール抵抗の上昇やオープン不良が防止される。
Claim (excerpt):
基板上に形成された配線と、前記配線の表面上に被着された第1の酸化膜と、この第1の酸化膜上に設けられた低誘電率膜と、前記低誘電率膜上に設けられた第2の酸化膜を有し、前記第1の酸化膜には窒素を含む領域が形成されていることを特徴とする半導体装置。
IPC (3):
H01L 21/768 ,  H01L 21/316 ,  H01L 21/318
FI (4):
H01L 21/90 M ,  H01L 21/316 M ,  H01L 21/318 C ,  H01L 21/90 V
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page