Pat

J-GLOBAL ID：200903037383582250

半導体装置及びその製造方法

Inventor： 大湯 靜憲 ,  高石 芳宏 ,  小菅 友
Applicant, Patent owner： エルピーダメモリ株式会社
Agent (3)： 宮崎 昭夫 ,  石橋 政幸 ,  緒方 雅昭
Gazette classification：公開公報
Application number (International application number)：2007232591
Publication number (International publication number)：2009065024
Application date： Sep. 07, 2007
Publication date： Mar. 26, 2009
Summary：

【課題】STI領域で囲まれた部分のシリコン基板をエッチングすることによりシリコン柱を形成して、シリコン柱をゲート絶縁膜およびゲート電極で覆いチャネル部とし、チャネル部の上下にソース・ドレインとなる拡散層を有した縦型MOSトランジスタにおいて、STI絶縁膜側壁に残ったゲート電極材による寄生MOS動作を解消する。【解決手段】STI絶縁膜2の側壁に形成されるゲート電極材8に、該ゲート電極材の電位を制御する電極14を形成する。【選択図】図2

Claim (excerpt)：

シリコン基板の浅溝素子分離された領域を掘り下げシリコン柱が形成され、該シリコン柱の下部のシリコン基板に下部拡散層と、シリコン柱の上部に上部拡散層を有し、かつ、シリコン柱の上部及び下部拡散層に挟まれた領域にチャネル部が形成され、該チャネル部側壁にゲート絶縁膜およびゲート電極を有する縦型MOSトランジスタを有する半導体装置であって、前記下部拡散層が前記浅溝素子分離深さより浅い部分に形成されており、前記浅溝素子分離の絶縁膜側壁に形成された前記ゲート電極材にコンタクトおよび電極を形成したことを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/76 ,  H01L 21/336

FI (9)：

H01L29/78 301X ,  H01L29/78 653B ,  H01L29/78 652R ,  H01L29/78 652K ,  H01L29/78 658G ,  H01L29/78 658F ,  H01L29/78 658A ,  H01L29/78 658Z ,  H01L29/78 301R

F-Term (39)：

5F140AA16 ,  5F140AA40 ,  5F140BA01 ,  5F140BB04 ,  5F140BB06 ,  5F140BC15 ,  5F140BD06 ,  5F140BE07 ,  5F140BE09 ,  5F140BF01 ,  5F140BF04 ,  5F140BF42 ,  5F140BF54 ,  5F140BF60 ,  5F140BG04 ,  5F140BG27 ,  5F140BG31 ,  5F140BG37 ,  5F140BG46 ,  5F140BH04 ,  5F140BH25 ,  5F140BH26 ,  5F140BH30 ,  5F140BJ01 ,  5F140BJ07 ,  5F140BJ27 ,  5F140BK13 ,  5F140BK21 ,  5F140BK25 ,  5F140CA03 ,  5F140CB04 ,  5F140CB06 ,  5F140CB08 ,  5F140CB10 ,  5F140CE05 ,  5F140CE06 ,  5F140CE07 ,  5F140CE20 ,  5F140CF05

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置および半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平4-204052   Applicant：株式会社東芝

Cited by examiner (3)

• 特開昭59-086265
  
• 不揮発性半導体記憶装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2002-015385   Applicant：株式会社日立製作所
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2000-237471   Applicant：セイコーインスツルメンツ株式会社