Pat
J-GLOBAL ID：200903038103864480

半導体装置

Inventor：
森塚 真由美

About 森塚 真由美

, 
高田 賢治

About 高田 賢治


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 松山 允之 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001294392
Publication number (International publication number)：2003100778
Application date： Sep. 26, 2001
Publication date： Apr. 04, 2003
Summary：
【要約】【課題】 安定に低抵抗のオーミック接触を実現し、高周波、高出力、高効率で動作する電界効果トランジスタをはじめとする高性能の各種の半導体装置を提供することを目的とする。【解決手段】 第1の窒化物半導体層(11)と、その上に設けられ、それよりも大きなバンドギャップを有する第2の窒化物半導体層(12)と、その上に設けられた電極(18)と、を備え、 前記第2の窒化物半導体層は、前記第1の窒化物半導体層との間の格子定数の相違に起因した格子歪を有し、且つ前記第1の窒化物半導体層のヘテロ界面(H)近傍に蓄積された電子を前記n側電極にトンネルさせることにより前記n側電極のコンタクト抵抗を低下させる半導体装置を提供する。
Claim (excerpt)：
第1の窒化物半導体層と、前記第1の窒化物半導体層の上に設けられ、前記第1の窒化物半導体層よりも大きなバンドギャップを有する第2の窒化物半導体層と、前記第2の窒化物半導体層の上に設けられた電極と、を備え、前記第2の窒化物半導体層は、前記第1の窒化物半導体層との間の格子定数の相違に起因した格子歪を有し、且つ前記第1の窒化物半導体層のヘテロ界面近傍に蓄積された電子を前記電極にトンネルさせることにより前記電極のコンタクト抵抗を低下させることを特徴とする半導体装置。
IPC (5)：
H01L 21/338 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 29/778 ,  H01L 29/812
FI (4)：
H01L 21/205 ,  H01L 21/28 301 H ,  H01L 29/80 F ,  H01L 29/80 H
F-Term (40)：
4M104AA04 ,  4M104BB05 ,  4M104BB14 ,  4M104CC01 ,  4M104DD34 ,  4M104FF31 ,  4M104GG12 ,  4M104HH15 ,  5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AF04 ,  5F045AF05 ,  5F045AF09 ,  5F045BB16 ,  5F045CA06 ,  5F045CA07 ,  5F045CB10 ,  5F045DA52 ,  5F045DA63 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GM10 ,  5F102GQ01 ,  5F102GR03 ,  5F102GR10 ,  5F102GR15 ,  5F102GT03 ,  5F102HC01 ,  5F102HC15 ,  5F102HC19
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM