Pat

J-GLOBAL ID：200903039813575751

貼り合わせSOI基板の作製方法及びSOI基板

Inventor： 山方 憲二 ,  阿閉 忠司 ,  坂口 清文 ,  米原 隆夫
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1997079783
Publication number (International publication number)：1997331049
Application date： Mar. 31, 1997
Publication date： Dec. 22, 1997
Summary：

【要約】【課題】 貼り合わせ基板の周辺部にボイドが発生し、SOI基板からのデバイスの取れ数が少ない。【解決手段】 SiO2 表面102を有する第1のSi基板101と、Si表面を有する第2のSi基板110とを前記SiO2 表面102と前記Si表面とで貼り合わせることにより得られるSOI基板の作製方法において、前記第1のSi基板101と前記第2のSi基板110とを貼り合わせる前に、前記第2のSi基板110のSi表面が疎水性になる洗浄を行なう。

Claim (excerpt)：

SiO2 表面を有する第1のSi基板と、Si表面を有する第2のSi基板とを前記SiO2 表面と前記Si表面とで貼り合わせることにより得られるSOI基板の作製方法において、前記第1のSi基板と前記第2のSi基板とを貼り合わせる前に、前記第2のSi基板のSi表面が疎水性になる洗浄を行なうことを特徴とする貼り合わせSOI基板の作製方法。

IPC (6)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 21/304 321 ,  H01L 29/786 ,  H01L 21/336

FI (5)：

H01L 27/12 B ,  H01L 21/02 B ,  H01L 21/20 ,  H01L 21/304 321 A ,  H01L 29/78 627 D

Patent cited by the Patent：

Cited by examiner (5)

• 貼り合わせSOIウェーハの製造方法
  Gazette classification：公開公報   Application number：特願平8-291847   Applicant：コマツ電子金属株式会社
• 半導体基板の製造方法
  Gazette classification：公開公報   Application number：特願平3-170299   Applicant：富士通株式会社
• 半導体基板の作製方法
  Gazette classification：公開公報   Application number：特願平5-163870   Applicant：キヤノン株式会社
• 特開平4-079209
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-211312   Applicant：株式会社東芝