Pat
J-GLOBAL ID:200903040359604910

半導体装置とその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 高田 守 (外4名)
Gazette classification:公開公報
Application number (International application number):1994316887
Publication number (International publication number):1996172124
Application date: Dec. 20, 1994
Publication date: Jul. 02, 1996
Summary:
【要約】 (修正有)【目的】トレンチアイソレーションによる素子分離領域を有する半導体装置において、素子分離領域上に形成される配線の断線がなく、かつ、素子分離特性の良好な半導体装置を提供する。【構成】トレンチアイソレーションを形成する溝上部開口から半導体基板1表面に突出する絶縁物4がその少なくとも横断面両側に円弧状に形成され、その上にゲート配線が施される。さらに、素子分離特性を向上させるため、上記溝2内部に埋め込まれる絶縁物9には導電物8を内包させることにより溝周辺のストレスを緩和し、またその導電物を溝底部において半導体基板1と接触させることにより溝内部の電位を固定する。
Claim (excerpt):
半導体基板内に形成した溝内部に絶縁物を充填して形成されるトレンチアイソレーションからなる素子分離構造を有する半導体装置において、上記絶縁物が溝上部で基板表面から突出し、溝の開口寸法またはそれ以上の巾で広がり、かつ少なくともその横断面両隅が面取り又は円弧状に構成され、その上を渡るようにゲート配線が施されることを特徴とする半導体装置。
IPC (6):
H01L 21/76 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/78
FI (4):
H01L 21/76 L ,  H01L 27/10 681 D ,  H01L 29/72 ,  H01L 29/78 301 R
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page