Pat

J-GLOBAL ID：200903040421982667

半導体装置およびその製造方法

Inventor： 池田 雅延 ,  工藤 寛
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1998075937
Publication number (International publication number)：1999274121
Application date： Mar. 24, 1998
Publication date： Oct. 08, 1999
Summary：

【要約】【課題】 誘電率の低い層間絶縁膜を備え、配線パターンの精度の高い層間絶縁膜を備えた半導体装置を提供する。【解決手段】 層間絶縁膜を、Siを含有するレジスト膜を硬化させることにより形成する。

Claim (excerpt)：

基板と、前記基板上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された配線溝と、前記配線溝を埋める導体パターンとを有し、前記層間絶縁膜は、硬化した感光性Si含有レジストよりなることを特徴とする半導体装置。

IPC (3)：

H01L 21/304 622 ,  H01L 21/312 ,  H01L 21/768

FI (3)：

H01L 21/304 622 X ,  H01L 21/312 C ,  H01L 21/90 S

Patent cited by the Patent：

Cited by examiner (10)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平7-183894   Applicant：旭化成工業株式会社
• 特開平2-114639
  
• 特開平4-181254
  
• 特開昭62-293239
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-203230   Applicant：富士通株式会社
• 半導体集積回路の製造方法
  Gazette classification：公開公報   Application number：特願平5-072694   Applicant：大阪瓦斯株式会社
• コンタクトホールの形成方法
  Gazette classification：公開公報   Application number：特願平7-252641   Applicant：ソニー株式会社
• 特開平2-114639
  
• 特開平4-181254
  
• 特開昭62-293239