Pat
J-GLOBAL ID：200903041362176607

半導体装置及びその製造方法

Inventor：
横山 孝司

About 横山 孝司


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 藤巻 正憲
Gazette classification：公開公報
Application number (International application number)：1998349888
Publication number (International publication number)：2000174123
Application date： Dec. 09, 1998
Publication date： Jun. 23, 2000
Summary：
【要約】【課題】 信号の伝播遅延を十分に防止することができ、製造コストの上昇を抑制することができる半導体装置及びその製造方法を提供する。【解決手段】 第1の層間絶縁膜102上に炭素を含有するシリコン酸化膜からなる第2の層間絶縁膜103を形成する。次いで、第2の層間絶縁膜103に開口部を形成する。次に、全面に第3の層間絶縁膜105を形成し、その上に少なくとも第2の層間絶縁膜103に形成された開口部と整合する位置に開口部が設けられたフォトレジスト106を形成する。その後、フォトレジスト106及び第2の層間絶縁膜103をマスクとして第3及び第1の層間絶縁膜105及び102をパターニングすることにより配線溝107及びヴィアホール108を形成する。そして、配線溝107及びヴィアホール108内に導電層を埋設し、全面に炭素を含有するシリコン酸化膜からなる第4の層間絶縁膜112を形成する。
Claim (excerpt)：
下層配線及び素子が形成された半導体基板と、この半導体基板上に形成された第1の層間絶縁膜と、この第1の層間絶縁膜上に形成され炭素を含有するシリコン酸化膜からなる第2の層間絶縁膜と、この第2の層間絶縁膜上に形成された第3の層間絶縁膜と、この第3の層間絶縁膜上に形成され炭素を含有するシリコン酸化膜からなる第4の層間絶縁膜と、前記第1及び第2の層間絶縁膜に形成され前記下層配線及び素子のいずれかに接続された金属プラグと、前記第3及び第4の層間絶縁膜に形成され前記金属プラグに接続された配線層と、を有することを特徴とする半導体装置。
IPC (3)：
H01L 21/768 ,  H01L 21/316 ,  H01L 21/3205
FI (3)：
H01L 21/90 M ,  H01L 21/316 X ,  H01L 21/88 M
F-Term (38)：
5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033MM02 ,  5F033PP07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR11 ,  5F033RR12 ,  5F033RR21 ,  5F033RR25 ,  5F033SS01 ,  5F033SS02 ,  5F033SS03 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033XX24 ,  5F033XX27 ,  5F033XX28 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD06 ,  5F058BF07 ,  5F058BF25 ,  5F058BF46 ,  5F058BJ02
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM