Pat
J-GLOBAL ID：200903042497471257

化合物半導体装置及びその製造方法

Inventor：
吉川 俊英

About 吉川 俊英


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (2)： 北野 好人 ,  三村 治彦
Gazette classification：公開公報
Application number (International application number)：2003006970
Publication number (International publication number)：2004221325
Application date： Jan. 15, 2003
Publication date： Aug. 05, 2004
Summary：
【課題】電流コラプスを抑制するとともに、高耐圧動作が可能な化合物半導体装置及びその製造方法を提供する。【解決手段】SiC基板10上に形成されたi-GaNバッファ層12と、i-GaNバッファ層12上に形成されたn-AlGaN電子供給層16と、n-AlGaN電子供給層16上に形成されたn-GaNキャップ層18と、n-GaNキャップ層18上に形成されたソース電極20及ドレイン電極22と、ソース電極20とドレイン電極22との間のn-GaNキャップ層18上に形成されたゲート電極26と、ソース電極20とドレイン電極22との間のn-GaNキャップ層18上に形成された第1の保護層24と、ゲート電極26とドレイン電極22との間の第1の保護層24に形成されたn-GaNキャップ層18に達する開口部28に埋め込まれ、第1の保護層24とは異なる絶縁層よりなる第2の保護層30とを有する。【選択図】 図1
Claim (excerpt)：
半導体基板上に形成されたGaN能動層と、 前記GaN能動層上に形成されたAlGaNキャリア供給層と、 前記AlGaNキャリア供給層上に形成されたGaNキャップ層と、 前記GaNキャップ層上に形成されたソース電極及ドレイン電極と、 前記ソース電極と前記ドレイン電極との間の前記GaNキャップ層上に形成されたゲート電極と、 前記ソース電極と前記ドレイン電極との間の前記GaNキャップ層上に形成された第1の保護層と、 前記ゲート電極と前記ドレイン電極との間の前記第1の保護層に形成された前記GaNキャップ層に達する開口部に埋め込まれ、前記第1の保護層とは異なる絶縁層よりなる第2の保護層と を有することを特徴とする化合物半導体装置。
IPC (3)：
H01L21/338 ,  H01L29/778 ,  H01L29/812
FI (1)：
H01L29/80 H
F-Term (23)：
5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR11 ,  5F102GS01 ,  5F102GT03 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC01 ,  5F102HC17
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM