Pat
J-GLOBAL ID:200903042781877891

フラッシュメモリを記憶媒体とする記憶システムおよびその制御方法

Inventor:
Applicant, Patent owner:
Agent (1): 富田 和子
Gazette classification:公開公報
Application number (International application number):1993122401
Publication number (International publication number):1994332806
Application date: May. 25, 1993
Publication date: Dec. 02, 1994
Summary:
【要約】【目的】 フラッシュメモリの書き込みエラーを救済し、半導体ディスク装置の寿命を延ばす。【構成】 フラッシュメモリを記憶媒体とする記憶部を備える半導体メモリ部と、該半導体メモリ部との間で情報を送受信するホストシステムとを有する記憶システムにおいて、前記半導体メモリ部は、前記ホストシステムとの間で情報を送受信するインタフェース回路と、前記記憶部に対する情報の読み書きを制御し、当該記憶部のエラー領域を検出する制御回路と、前記記憶部の各領域ごとに使用/未使用の状態を保持し、該制御回路においてエラーを検出した場合に、前記記憶部のエラー領域の代わりに未使用の領域を代替領域として割り当て、該割り当てた代替領域と前記エラー領域との対応を保持するメモリ管理手段とを有し、前記制御回路は、前記メモリ管理手段を参照し、前記記憶部に対する情報の読み書きの制御を行う。
Claim (excerpt):
フラッシュメモリを記憶媒体とする記憶部を備える半導体メモリ部と、該半導体メモリ部との間で情報を送受信するホストシステムとを有する記憶システムにおいて、前記半導体メモリ部は、前記ホストシステムとの間で情報を送受信するインタフェース回路と、前記記憶部に対する情報の読み書きを制御し、当該記憶部のエラー領域を検出する制御回路と、前記記憶部の各領域ごとに使用/未使用の状態を保持し、前記制御回路においてエラーを検出した場合に、前記記憶部のエラー領域の代わりに未使用の領域を代替領域として割り当て、該割り当てた代替領域と前記エラー領域との対応を保持するメモリ管理手段とを有し、前記制御回路は、前記メモリ管理手段を参照し、前記記憶部に対する情報の読み書きの制御を行うことを特徴とする記憶システム。
IPC (3):
G06F 12/16 310 ,  G06F 3/08 ,  G11C 16/06
Patent cited by the Patent:
Cited by examiner (9)
  • 特開平4-281541
  • メモリカード装置
    Gazette classification:公開公報   Application number:特願平3-200308   Applicant:株式会社東芝, 東芝エー・ブイ・イー株式会社
  • メモリカード装置
    Gazette classification:公開公報   Application number:特願平3-200705   Applicant:株式会社東芝, 東芝エー・ブイ・イー株式会社
Show all

Return to Previous Page