Pat
J-GLOBAL ID：200903043655752850

半導体装置およびその製造方法

Inventor：
岡部 一弘

About 岡部 一弘


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995149213
Publication number (International publication number)：1997008148
Application date： Jun. 15, 1995
Publication date： Jan. 10, 1997
Summary：
【要約】【目的】ゲート電極のシート抵抗の増大と電流駆動能力の低下とを抑制できるチタン・サリサイド構造のMOSトランジスタを提供する。【構成】チタン膜141aを形成し、ゲート電極107a,107b上面にチタン・シリサイド膜111a,111bを形成する。RIEにより酸化シリコン膜136を除去する。チタン膜141bを形成し、N型ソース・ドレイン領域109,P型ソース・ドレイン領域110表面にチタン・シリサイド膜111ab,111bbを形成し、チタン・シリサイド膜111a,111bをチタン・シリサイド膜111aa,111baにする。
Claim (excerpt)：
表面の少なくとも一部に一導電型領域が設けらてたシリコン基板と、ゲート酸化膜を介して前記一導電型領域の表面上に設けられた所望の膜厚の多結晶シリコン膜からなるゲート電極と、前記ゲート電極の側面を覆う絶縁膜スペーサと、第1の所要膜厚を有して前記ゲート電極の上面を自己整合的に覆うC54構造の第1のチタン・シリサイド膜と、前記一導電型領域の表面に設けられた逆導電型ソース・ドレイン領域と、前記絶縁膜スペーサに自己整合的に、前記第1の所要膜厚より薄い第2の所要膜厚を有して前記逆導電型ソース・ドレイン領域の表面を覆うC54構造の第2のチタン・シリサイド膜とを有することを特徴とする半導体装置。
IPC (4)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/285 301 ,  H01L 29/78
FI (3)：
H01L 27/08 321 F ,  H01L 21/285 301 T ,  H01L 29/78 301 G
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM