Pat
J-GLOBAL ID:200903046096234622

薄膜トランジスタ基板及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 石田 敬 (外3名)
Gazette classification:公開公報
Application number (International application number):1994304912
Publication number (International publication number):1996160457
Application date: Dec. 08, 1994
Publication date: Jun. 21, 1996
Summary:
【要約】【目的】 薄膜トランジスタ基板及びその製造方法に関し、製造工程を簡単化できるようにすることを目的とする。【構成】 ゲートバスライン12と、ドレインバスライン14と、薄膜トランジスタ16及び画素電極18とからなる薄膜トランジスタ基板において、チャンネル保護膜を背面露光によりパターニングすることによって、該薄膜トランジスタ16の半導体膜と同じ半導体膜が該ゲートバスライン上に存在し、該ゲートバスライン上の半導体膜が隣接する2つの薄膜トランジスタ16の間の位置で切断(50)されている構成とする。
Claim (excerpt):
ゲートバスライン(12)と、該ゲートバスラインと交差して配置されたドレインバスライン(14)と、該ゲートバスラインと該ドレインバスラインとの交差部に配置された薄膜トランジスタ(16)及び画素電極(18)とからなる薄膜トランジスタ基板において、該薄膜トランジスタ(16)の半導体膜(24)と同じ半導体膜が該ゲートバスライン(12)上に存在し、該ゲートバスライン上の半導体膜が隣接する2つの薄膜トランジスタ(16)の間の位置で切断(50)されていることを特徴とする薄膜トランジスタ基板。
IPC (4):
G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786 ,  H01L 21/336
FI (2):
H01L 29/78 612 D ,  H01L 29/78 617
Patent cited by the Patent:
Cited by examiner (9)
Show all

Return to Previous Page