Pat
J-GLOBAL ID：200903046150734695

薄膜トランジスタ

Inventor：
蛯子 芳樹

About 蛯子 芳樹


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 土井 健二 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001151308
Publication number (International publication number)：2002343976
Application date： May. 21, 2001
Publication date： Nov. 29, 2002
Summary：
【要約】 (修正有)【課題】 薄膜トランジスタ(TFT)において、テーパー構造を残しつつ、テーパー構造に起因する寄生TFTの発生を防ぐことを可能とする。【解決手段】 ポリシリコンからなる薄膜を活性層14として有する薄膜トランジスタにおいて、活性層の端部のうち、ソース電極10からドレイン電極11を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極12が重畳する領域が、テーパー状の構造部を有し、当該構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加する構造を有するようにする。
Claim (excerpt)：
ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有し、当該構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加する構造を有する薄膜トランジスタ。
FI (2)：
H01L 29/78 618 F ,  H01L 29/78 618 C
F-Term (18)：
5F110AA08 ,  5F110BB02 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE03 ,  5F110EE44 ,  5F110GG02 ,  5F110GG13 ,  5F110GG22 ,  5F110GG25 ,  5F110GG32 ,  5F110GG37 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ23 ,  5F110PP03 ,  5F110QQ04
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM