Pat
J-GLOBAL ID：200903047255301758
半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造
Inventor：
Applicant, Patent owner：
,
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1999045933
Publication number (International publication number)：2000243867
Application date： Feb. 24, 1999
Publication date： Sep. 08, 2000
Summary：
【要約】【課題】 小型かつ薄型で積層可能なFBGA型半導体装置を提供する。【解決手段】 一主面にバンプランド部6、他主面に搭載用ランド部9を有するパッケージ基板2と、上記パッケージ基板2の一主面に搭載された半導体チップ3と、上記バンプランド9に接続された半田バンプ7とからなるFBGA型の半導体装置であって、上記搭載用ランド部9と上記バンプランド部6とをスルーホール10内のスルーホール配線38を介して電気的に接続することで半導体装置同士の積層が可能に構成されている。
Claim (excerpt)：
一主面及び他主面の両面に複数の配線が形成されたパッケージ基板と、このパッケージ基板の一主面に搭載され、上記一主面に形成された配線と電気的に接続された半導体チップと、上記半導体チップと上記一主面に形成された配線の一部とを覆う封止用樹脂と、上記パッケージ基板の他主面の周縁に沿って設けられた補強枠と、上記パッケージ基板の一主面に形成された配線に接続された複数のバンプと、上記パッケージ基板に設けられたスルーホールを介して、上記パッケージ基板の一主面の配線と他主面の配線とを接続するスルーホール配線と、上記パッケージ基板の他主面の配線により形成される複数の搭載用ランド部とを有することを特徴とする半導体装置。
IPC (4)：
H01L 23/12
, H01L 25/10
, H01L 25/11
, H01L 25/18
H01L 23/12 L
, H01L 25/14 Z
