Pat
J-GLOBAL ID：200903047495216367

プラズマ処理方法および半導体装置

Inventor：
石川 拓

About 石川 拓


Applicant, Patent owner：
東京エレクトロン株式会社

About 東京エレクトロン株式会社


Agent (1)： 亀谷 美明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998264021
Publication number (International publication number)：2000077402
Application date： Sep. 02, 1998
Publication date： Mar. 14, 2000
Summary：
【要約】【課題】 吸湿性のない低比誘電率の絶縁膜を形成することが可能なプラズマ処理方法および半導体装置を提供する。【解決手段】 CVD装置100の処理室102内に配された下部電極108上にウェハWを載置し,350°C以上450°C未満に加熱する。各々20sccmのSiH4とSiF4と,7sccmのB2H6と,100sccmのO2と,400sccmのArを処理室102内に導入し,0.01Torr〜10Torrにする。上部電極116と下部電極108に各々27.12MHzで20W/cm2と400kHzで10W/cm2の電力を印加してプラズマを生成し,ウェハW上にF含有SiOB膜から成る層間絶縁膜204を形成する。B原子はSiOB膜のネットワーク構造の分子骨格中に導入され,F原子はSi-OH結合等の発生を防止して吸湿性を低下させると共に,約3.0の比誘電率を得ることができる。
Claim (excerpt)：
処理室内に導入された処理ガスをプラズマ化して,前記処理室内に配置された被処理体に対して成膜処理を施すプラズマ処理方法において,前記処理ガスとして,少なくともケイ素原子を含むガスと酸素原子を含むガスとホウ素原子を含むガスとフッ素原子を含むガスとを含むガスを前記処理室内に導入し,少なくとも前記ホウ素原子と前記フッ素原子とを分子構造に取り込ませながら前記被処理体に酸化ケイ素系材料膜を形成する工程を含むことを特徴とする,プラズマ処理方法。
IPC (2)：
H01L 21/316 ,  H01L 21/31
FI (2)：
H01L 21/316 X ,  H01L 21/31 C
F-Term (40)：
5F045AA08 ,  5F045AB06 ,  5F045AB31 ,  5F045AB33 ,  5F045AC01 ,  5F045AC02 ,  5F045AC07 ,  5F045AC11 ,  5F045AC15 ,  5F045AC16 ,  5F045AC19 ,  5F045AD04 ,  5F045AD05 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AE15 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AE23 ,  5F045BB14 ,  5F045BB16 ,  5F045BB17 ,  5F045CB05 ,  5F045DP03 ,  5F045EH05 ,  5F045EH14 ,  5F058BF07 ,  5F058BF21 ,  5F058BF22 ,  5F058BF23 ,  5F058BF24 ,  5F058BF25 ,  5F058BF26 ,  5F058BF29 ,  5F058BF30 ,  5F058BF32 ,  5F058BF33 ,  5F058BJ02
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM