半導体装置及びその製造方法

Inventor： , ,
Applicant, Patent owner： ,
Agent (1)：秋田収喜
Gazette classification：公開公報
Application number (International application number)：1999081667
Publication number (International publication number)：2000277531
Application date： Mar. 25, 1999
Publication date： Oct. 06, 2000
Summary：

【要約】【課題】半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置についてソースオフセットの発生を防止し、併せて、ゲート絶縁膜の損傷を防止する。【解決手段】半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置について、前記トレンチゲート導体層の上面を、前記半導体基板主面よりも高く形成し、前記溝内及び溝周縁の半導体基板主面上にトレンチゲート導体層及びゲート絶縁膜を形成する。また、その製造方法において、前記半導体基板主面に形成した絶縁膜をマスクとして半導体基板主面にトレンチゲートの形成される溝を形成し、前記絶縁膜の側面を、等方性のエッチングによって、前記溝の上端から後退させ、前記溝内及び溝周縁の半導体基板主面上にゲート絶縁膜及びトレンチゲートとなる導体層を形成する。

Claim (excerpt)：

半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置において、前記溝内及び溝周縁の半導体基板主面上にトレンチゲート導体層が形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 21/336 , H01L 29/78

FI (4)：

H01L 29/78 658 A , H01L 29/78 652 N , H01L 29/78 653 A , H01L 29/78 657 C

Patent cited by the Patent：

Cited by examiner (6)

トレンチ構造を有する半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平9-186603 Applicant：三菱電機株式会社
半導体装置
Gazette classification：公開公報 Application number：特願平5-185117 Applicant：株式会社東芝
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平9-232425 Applicant：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

Show all

Return to Previous Page