Pat
J-GLOBAL ID：200903050721763725

回路基板及びその製造方法

Inventor：
岡島 芳彦

About 岡島 芳彦

, 
加藤 和男

About 加藤 和男


Applicant, Patent owner：
電気化学工業株式会社

About 電気化学工業株式会社


Gazette classification：公開公報
Application number (International application number)：1995220681
Publication number (International publication number)：1997061462
Application date： Aug. 29, 1995
Publication date： Mar. 07, 1997
Summary：
【要約】 (修正有)【課題】 SOI基板の引き出し配線部上の所望の位置にVLS法によりその周囲に凹凸がない棒状単結晶体が位置ずれ、キンク及びブランチの発生が無く形成され、引き出し配線部とともに選択的に導電性金属で被覆されてなる回路基板とその製造方法を提供する。【解決手段】 SOI基板の所望の位置に単結晶と合金を形成する金属層パターン部とエッチングマスクを形成した後、SOI基板上部の単結晶膜をエッチングして引き出し配線部として凸状に加工し、さらにこの配線部上に形成された前記金属層パターン部の下部を周囲より凸状に加工した後、VLS法により棒状単結晶体を形成し、引き出し配線部とともに選択的に導電性金属で被覆させる。
Claim (excerpt)：
絶縁層上に形成された回路の所望の位置に棒状単結晶体が形成された基板であって、該回路は単結晶膜または単結晶膜上に形成された導電性膜からなり、該棒状単結晶体が前記回路を構成する単結晶膜と同じ元素からなり、その基部の周囲に1μmより大きい凹凸がないことを特徴とする回路基板。
IPC (3)：
G01R 1/073 ,  G01R 1/06 ,  H01L 21/66
FI (3)：
G01R 1/073 F ,  G01R 1/06 F ,  H01L 21/66 B
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM