Pat
J-GLOBAL ID:200903051126418492
半導体基板の製造方法
Inventor:
,
,
,
,
Applicant, Patent owner:
Agent (1):
高橋 明夫 (外1名)
Gazette classification:公開公報
Application number (International application number):1997198219
Publication number (International publication number):1999045919
Application date: Jul. 24, 1997
Publication date: Feb. 16, 1999
Summary:
【要約】 (修正有)【課題】検査装置で検査されて得られる不良データから異常事態を早期に見付けて、不良の作り込みを著しく低減して半導体基板を高歩留まりで、且つ高品質で製造できるようにする。【解決手段】検査された各半導体基板上の不良の位置データ101,102,103を、半導体基板上に対して設定された格子状の画素からなる画像データ上に座標指定し、座標指定された画像データ上において格子状の画素毎に不良の個数を複数の半導体基板について加算して濃淡値で示される不良分布画像データ111,112,113を作成する不良分布画像データ作成工程と、作成された不良分布画像データを表示手段に表示し、表示された不良分布画像データに基いて半導体基板上における不良の発生状態を把握する不良発生状態把握工程とを有する。
Claim (excerpt):
複数の製造工程を経て半導体基板を製造する半導体基板の製造方法において、前記所望の製造工程で製造された複数の半導体基板について各半導体基板上に発生した不良の位置を検査装置で検査する検査工程と、該検査工程で検査された各半導体基板上の不良の位置データを、半導体基板上に対して設定された格子状の画素からなる画像データ上に座標指定し、該画像データ上において格子状の画素毎に不良の個数を複数の半導体基板について加算して不良分布画像データを作成する不良分布画像データ作成工程と、該不良分布画像データ作成工程で作成された不良分布画像データに基いて半導体基板上における不良の発生状態を把握する不良発生状態把握工程とを有することを特徴とする半導体基板の製造方法。
IPC (3):
H01L 21/66
, G01N 21/88
, G06T 7/00
FI (5):
H01L 21/66 J
, H01L 21/66 A
, H01L 21/66 Z
, G01N 21/88 E
, G06F 15/62 405 A
Patent cited by the Patent: