Pat
J-GLOBAL ID：200903051732777716

半導体装置の製造方法

Inventor：
松田 友子

About 松田 友子


Applicant, Patent owner：
NECエレクトロニクス株式会社

About NECエレクトロニクス株式会社


Agent (1)： 速水 進治
Gazette classification：公開公報
Application number (International application number)：2004104041
Publication number (International publication number)：2005294360
Application date： Mar. 31, 2004
Publication date： Oct. 20, 2005
Summary：
【課題】 NiSi膜のダイシリサイド化を抑制することのできる半導体装置の製造方法を提供する。【解決手段】 P-MOSトランジスタ10およびN-MOSトランジスタ20双方のゲート電極12,22およびソース・ドレイン領域14,24上にNiSi膜42を形成する(シリサイド膜形成工程)。次に、NiSi膜42を含めた表面全体にダイレクト窒化膜44を形成する(窒化膜形成工程)。続いて、NiSi膜42の耐熱温度を高める元素をNiSi膜42に注入する(元素注入工程)。これにより、NiSi膜42の耐熱性が向上し、後工程における熱処理によりNiSi膜42がダイシリサイド化するのを抑制することができる。【選択図】 図5
Claim (excerpt)：
MOSトランジスタを備える半導体装置を製造する方法であって、 前記MOSトランジスタのゲート電極およびソース・ドレイン領域の少なくとも一方の上にNiSi膜を形成するシリサイド膜形成工程と、 前記NiSi膜のダイシリサイド化を抑制する反応抑制元素を前記NiSi膜に注入する元素注入工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (8)：
H01L21/336 ,  H01L21/28 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78
FI (6)：
H01L29/78 301P ,  H01L21/28 B ,  H01L21/28 301S ,  H01L29/50 M ,  H01L29/58 G ,  H01L27/08 321F
F-Term (44)：
4M104BB01 ,  4M104BB21 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD55 ,  4M104DD78 ,  4M104DD81 ,  4M104DD84 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BF06 ,  5F048BG13 ,  5F048DA23 ,  5F140AA01 ,  5F140AA10 ,  5F140AA24 ,  5F140AB03 ,  5F140AC01 ,  5F140AC28 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF38 ,  5F140BG08 ,  5F140BG43 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ21 ,  5F140BK37 ,  5F140CB04 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM