Pat
J-GLOBAL ID：200903051854113347

半導体装置およびその製造方法

Inventor：
藤田 繁

About 藤田 繁


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 杉浦 正知 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002080316
Publication number (International publication number)：2003282873
Application date： Mar. 22, 2002
Publication date： Oct. 03, 2003
Summary：
【要約】【課題】 ゲート絶縁膜として高誘電体膜を用いた場合に、ゲート電極に用いられるp型シリコン層中のp型不純物がゲート絶縁膜を通過して下地の半導体基体に拡散するのを防止し、pチャネルMISトランジスタのしきい値電圧の変動を防止する。【解決手段】 シリコン基板1上に高誘電体膜3を形成した後、この高誘電体膜3の表面をラジカル窒素を用いて窒化することにより窒化層4を形成する。窒化層4上に、ホウ素がドープされたp型多結晶シリコン層を含むゲート電極5を形成する。高誘電体膜3およびその上の窒化層4の全体がゲート絶縁膜を構成する。この後、ゲート電極5に対して自己整合的にp+ 型のソース領域8およびドレイン領域9を形成し、pチャネルMISトランジスタを形成する。
Claim (excerpt)：
半導体基体と、上記半導体基体上の高誘電体膜と、上記高誘電体膜上の窒化層とを有することを特徴とする半導体装置。
IPC (2)：
H01L 29/78 ,  H01L 21/316
FI (3)：
H01L 21/316 M ,  H01L 21/316 P ,  H01L 29/78 301 G
F-Term (55)：
5F058BA05 ,  5F058BA20 ,  5F058BD01 ,  5F058BD05 ,  5F058BD12 ,  5F058BF74 ,  5F058BF80 ,  5F058BJ01 ,  5F058BJ10 ,  5F140AA06 ,  5F140AA28 ,  5F140AB03 ,  5F140BA01 ,  5F140BC06 ,  5F140BD01 ,  5F140BD04 ,  5F140BD05 ,  5F140BE02 ,  5F140BE08 ,  5F140BE09 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF59 ,  5F140BF60 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG32 ,  5F140BG34 ,  5F140BG38 ,  5F140BG44 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK32 ,  5F140BK34 ,  5F140BK38 ,  5F140BK39 ,  5F140CA02 ,  5F140CA03 ,  5F140CB04 ,  5F140CB08 ,  5F140CC01 ,  5F140CC03 ,  5F140CC05 ,  5F140CC07 ,  5F140CC08 ,  5F140CF04
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM