Pat
J-GLOBAL ID：200903052134857370

格子調整半導体基板の形成

Inventor：
ケープウェル, アダム, ダニエル

About ケープウェル, アダム, ダニエル

, 
グラスビー, ティモシー, ジョン

About グラスビー, ティモシー, ジョン

, 
パーカー, エバン, ヒューバート, クレスウェル

About パーカー, エバン, ヒューバート, クレスウェル

, 
ホエール, テレンス

About ホエール, テレンス


Applicant, Patent owner：
ユニバーシティー オブ ワーウィク

About ユニバーシティー オブ ワーウィク


Agent (2)： 園田 吉隆 ,  小林 義教
Gazette classification：公表公報
Application number (International application number)：2004533596
Publication number (International publication number)：2005537672
Application date： Aug. 12, 2003
Publication date： Dec. 08, 2005
Summary：
格子調整半導体基板の形成方法であって、平行配置された酸化物壁(2)を表面の上に設けることによってSi表面から成る平行細片を画定する工程、第1SiGe層を細片の上に選択的に成長させて第1転位(3)が優先的に壁(2)の間の第1SiGe層を横切って延びて第1SiGe層の歪みを壁(2)に直交する方向に緩和する工程、及び第2SiGe層を第1SiGe層の上部の上に成長させて壁(2)を覆うように成長させ、第2転位が優先的に壁(2)上方の第2SiGe層の内部に形成されて、第2SiGe層の歪みを第1転位(3)と直交する方向に緩和する工程を含む。このようにして形成される転位は、材料を2つの互いに直交する方向に緩和するように形成されるが、他方では、これらの転位が空間的に分離されて2組の転位が互いに作用することができない。このように、貫通転位密度及び表面粗さの両方が大きく低減されるので、能動素子の電子散乱及び電子の移動速度の低下を招く原子格子の崩壊を減少させることにより仮想基板の性能が向上する。
Claim (excerpt)：
格子調整半導体基板の形成方法であって、 (a)平行配置された絶縁手段(2;11)によってSi表面から成る平行細片(12)を画定する工程、 (b)第1SiGe層(13)を細片(12)の上に選択的に成長させて第1転位(14)が優先的に絶縁手段(2;11)の間の第1SiGe層(13)を横切って延びることにより第1SiGe層(13)の歪みを絶縁手段(2;11)に直交する方向に緩和させる工程、及び (c)絶縁手段(2;11)を覆うように第1SiGe層(13)の上に第2SiGe層(13a)を成長させ、第2転位(15)が優先的に絶縁手段(2;11)上方の第2SiGe層(13a)の内部に形成されて、第2SiGe層(13a)の歪みを第1転位(14)と直交する方向に緩和する工程 を含む方法。
IPC (1)：
H01L21/20
FI (1)：
H01L21/20
F-Term (21)：
5F152LL03 ,  5F152LL09 ,  5F152LN03 ,  5F152LN08 ,  5F152LN14 ,  5F152LN22 ,  5F152LN28 ,  5F152LN32 ,  5F152LN35 ,  5F152MM02 ,  5F152MM04 ,  5F152MM07 ,  5F152MM09 ,  5F152MM10 ,  5F152MM18 ,  5F152NN03 ,  5F152NP04 ,  5F152NP13 ,  5F152NQ03 ,  5F152NQ04 ,  5F152NQ05
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM