Pat

J-GLOBAL ID：200903054187754540

薄膜トランジスタ及びその製造方法

Inventor： 金 善 日 ,  朴 永 洙 ,  朴 宰 ▲チョル▼
Applicant, Patent owner： 三星電子株式会社
Agent (4)： 小野 由己男 ,  稲積 朋子 ,  堀川 かおり ,  安藤 有香
Gazette classification：公開公報
Application number (International application number)：2008009971
Publication number (International publication number)：2008199005
Application date： Jan. 21, 2008
Publication date： Aug. 28, 2008
Summary：

【課題】薄膜トランジスタ及びその製造方法を提供する。【解決手段】ゲート絶縁層を挟んで形成されたゲート電極及びチャンネル層と、チャンネル層の両端とそれぞれ接触されたソース電極及びドレイン電極とを備え、チャンネル層は、上部層のキャリア濃度が下部層のキャリア濃度より低い二重層構造を有し、チャンネル層は、ZnO系の物質層、例えば、Ga-In-Zn-O物質層とすることができる。【選択図】図1

Claim (excerpt)：

ゲート絶縁層を挟んで形成されたゲート電極及びチャンネル層と、 前記チャンネル層の両端にそれぞれ接触するソース電極及びドレイン電極と、 を備え、前記チャンネル層は、上部層のキャリア濃度が下部層のキャリア濃度より低い二重層構造を有することを特徴とする薄膜トランジスタ。

IPC (1)：

H01L 29/786

FI (3)：

H01L29/78 618E ,  H01L29/78 618B ,  H01L29/78 618F

F-Term (24)：

5F110AA01 ,  5F110BB01 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE04 ,  5F110FF02 ,  5F110FF03 ,  5F110FF30 ,  5F110GG01 ,  5F110GG19 ,  5F110GG24 ,  5F110GG32 ,  5F110GG34 ,  5F110GG37 ,  5F110GG42 ,  5F110GG43 ,  5F110GG52 ,  5F110HK04 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2003-018243   Applicant：三洋電機株式会社
• 非晶質酸化物、及び電界効果型トランジスタ
  Gazette classification：公開公報   Application number：特願2005-325366   Applicant：キヤノン株式会社, 国立大学法人東京工業大学
• 薄膜デバイス及びその製造方法
  Gazette classification：公開公報   Application number：特願2006-217272   Applicant：日本電気株式会社, NEC液晶テクノロジー株式会社